第03篇-计算机系统基础：CPU、存储体系与校验码

【软考系统架构设计师全链路通关实战】第 03 篇计算机系统基础CPU、存储体系与校验码本系列定位以软考系统架构设计师高级考试为主线语言无关的架构方法论视角覆盖官方教程第二版全部 20 章考点按「综合知识 → 案例分析 → 论文」三科组织每篇含考点精讲 真题规律 应试技巧 Mermaid 图解。本篇你将学到计算机系统的组成结构运算器、控制器、存储器、输入/输出设备与总线体系多级存储体系的层次逻辑Cache—主存—辅存的速度/容量/价格三角RAID 各级别的原理、可靠性与性能对比及计算题解法海明码与循环冗余校验码CRC的手工计算方法——综合知识计算题的稳定得分点性能评价指标主频、CPI、MIPS、MTBF的含义与计算学完本篇你将拿下综合知识中计算机组成原理部分的全部常规考点的 90% 以上。考点热力表考点综合知识案例分析论文校验码海明/CRC计算★★★ 几乎每次必考 1~2 题☆☆Cache 命中率与平均访问时间★★ 高频计算☆☆RAID 级别特性★★ 高频概念题★ 偶现于可靠性计算☆指令流水线计算★★ 常考☆☆性能指标CPI/MIPS★★ 常考☆☆一、计算机系统组成冯·诺依曼结构与五大部件现代计算机的基础是冯·诺依曼体系结构其核心思想有两条存储程序程序和数据都以二进制形式存放在存储器中和程序控制控制器按地址顺序取出指令并执行。计算机硬件系统由五大部件组成CPU控制信号控制信号控制信号控制信号数据输入数据输出数据运算器 ALU算术逻辑运算控制器 CU取指令/分析/执行控制存储器主存存放程序和数据输入设备键盘/鼠标等输出设备显示器/打印机等真题角度需要重点区分的两个部件运算器完成算术运算和逻辑运算包含累加寄存器ACC、数据缓冲寄存器DR、状态条件寄存器PSW等。控制器指挥中心包含程序计数器PC存放下一条指令地址、指令寄存器IR存放当前正在执行的指令、指令译码器ID、地址寄存器AR。选择题惯用的干扰项手法就是「张冠李戴」——把 PC 说成运算器的部件、把 ACC 说成控制器的部件。记住一句口诀算逻运算归运算器寻址取指归控制器PC 存地址、IR 存指令。指令的执行过程是取指 → 译码 → 执行 → 访存 → 写回这个串行过程引出了指令流水线技术把一条指令的执行分成多个阶段让不同指令的不同阶段在时间上重叠并行。指令流水线计算公式必考流水线周期 各阶段中最长的阶段耗时n 条指令流水线总时间 阶段数 n − 1× 流水线周期流水线吞吐率 n ÷ 总时间最大吞吐率 1 ÷ 流水线周期例指令分取指 2ns、译码 1ns、执行 3ns 三阶段执行 10 条指令。流水线周期 3ns总时间 (3 10 − 1) × 3 36ns。若不流水串行需 10 × 6 60ns。二、多级存储体系速度、容量与价格的三角权衡没有任何一种存储器能同时做到速度最快、容量最大、价格最便宜于是计算机采用层次化存储结构用「局部性原理」串起两级之间的桥梁寄存器速度最快/容量最小/价格最高CPU 内部Cache 高速缓存KB~MB 级主存储器 内存GB 级断电丢失辅存储器 磁盘/SSDTB 级断电保留海量大容量存储磁带库/云存储金字塔从上到下速度递减、容量递增、单位价格递减。这个金字塔本身是选择题考点更深层的是它背后的设计哲学——架构设计本质上是在约束条件下做权衡trade-off这个思想会在第 30 篇质量属性、第 33 篇 ATAM 评估中反复出现。存储体系是你在进入架构方法论之前遇到的第一个「权衡」案例。2.1 Cache局部性原理的产物Cache 位于 CPU 与主存之间利用程序的时间局部性刚被访问的数据很可能再次被访问和空间局部性刚被访问的数据附近的数据很可能被访问把主存中常用的块调入 Cache。映射方式有三种概念题考点映射方式主存块对应 Cache 行特点直接映射只能对应唯一一行硬件简单、冲突率高全相联映射可对应任意一行冲突率低、硬件成本高组相联映射可对应某组内任意行折中方案实际最常用2.2 Cache 命中率计算高频计算题设命中率为 hCache 访问时间 tc主存访问时间 tm平均访问时间 h × tc (1 − h) × tm不考虑 Cache 并行查找的简化式例Cache 访问 10ns主存访问 100ns命中率 95%平均访问时间 0.95 × 10 0.05 × 100 9.5 5 14.5ns。陷阱提示如果题目给出的是「先访问 Cache未命中再访问主存」的串行模型则未命中时间 tc tm公式变为 h × tc (1 − h) × (tc tm)。审题时看清题目假设的是哪种模型这是这题最常见的失分点。2.3 虚拟存储器与磁盘虚拟存储器让程序使用比物理内存大得多的地址空间由 MMU 通过页表完成虚拟地址到物理地址的转换页面缺失时由操作系统从磁盘调入。这一段的重点在第 04 篇操作系统篇展开页面置换算法。磁盘部分近年考频下降但基本参数要认识寻道时间、旋转延迟、传输时间数据传输率 每道字节数 × 转速。存取时间 寻道时间 旋转延迟 传输时间。三、RAID用冗余换可靠性的经典设计独立磁盘冗余阵列RAID把多个磁盘组合成逻辑上的一个磁盘是「用冗余换可靠性」思想的教科书案例。考试主要考各级别的原理与特性对比级别名称冗余方式最少磁盘数容量利用率可靠性允许故障盘数RAID 0条带化无冗余2100%低于单盘0RAID 1镜像完全镜像250%最高1每组RAID 5分布式奇偶校验校验信息分布各盘3(n−1)/n较高1RAID 6双重分布式校验两个独立校验4(n−2)/n更高2RAID 10先镜像后条带镜像条带组合450%高每镜像组可坏 1 盘三个高频考点RAID 0 无冗余只提升性能和容量任何一块盘损坏全阵列数据丢失。选择题常把它和「RAID 0 可靠性最高」这类错误表述混搭。RAID 5 的奇偶校验分布在所有盘上不像 RAID 4 集中在专用校验盘因此避免了校验盘的写瓶颈。利用率公式 (n−1)/n 是计算题常客。RAID 10 与 RAID 01 的区别RAID 10 是先镜像再条带10RAID 01 是先条带再镜像01RAID 10 可靠性高于 RAID 01。这个区分在案例分析的可靠性计算中出现过。RAID 各级别与第 36 篇的冗余技术、第 35 篇的串并联可靠性计算直接呼应此处建立概念后面完成计算闭环。四、校验码海明码与 CRC 的手工计算校验码是综合知识「逢考必有」的计算题原理是通过增加冗余位让系统具备检错乃至纠错能力。三个基本概念先行码距海明距离两个码字之间对应的二进制位不同的个数。检错 d 位需要码距 ≥ d1纠错 d 位需要码距 ≥ 2d1。奇偶校验增加 1 位使整个码字中 1 的个数为奇/偶数只能检 1 位错不能纠错码距为 2。海明不等式纠 1 位错时校验位位数 k 与信息位位数 n 满足2^k ≥ n k 1。4.1 海明码定位并纠正单比特错误海明码的本质是把校验位放在 2 的幂次位置1、2、4、8……每个校验位负责校验特定的一组位按位置的二进制编码分组出错时由各校验位的校验结果组合直接定位错误位。计算步骤考试标准流程信息位 n 位由 2^k ≥ nk1 求校验位 k。如 n42^38 ≥ 431k3码长 7。校验位放第 1、2、4 位信息位按序填入其余位。每个校验位校验「位置的二进制表示中含该位的所有位」P1位置1校验位置 1,3,5,7P2位置2校验位置 2,3,6,7P4位置4校验位置 4,5,6,7。接收端对每组重新计算校验错误位位置 校验失败的校验位位置之和。例信息位 1010 放入 7 位海明码。位置 3,5,6,7 依次是 1,0,1,0。P1 位3⊕位5⊕位7 1⊕0⊕0 1P2 位3⊕位6⊕位7 1⊕1⊕0 0P4 位5⊕位6⊕位7 0⊕1⊕0 1。发送码字按位置 1~7为 1 0 1 1 0 1 0。若接收端发现 P1、P4 两组校验失败而 P2 正常错误位置 1 4 5将第 5 位取反即完成纠错。整个纠错判定流程可以用一张图固化是否接收7位码字分组重算 P1 P2 P4校验结果全通过?判定无错 ✓错误位号 失败校验位位置之和该位取反纠错提取位置3,5,6,7得到信息位4.2 CRC 循环冗余校验模 2 除法CRC 只检错不纠错广泛用于数据传输。计算流程信息串后面补 k 个 0k 生成多项式最高次数也就是多项式位数减 1。用补 0 后的串对生成多项式做模 2 除法异或代替减法不借位。余数替换掉补的 0得到 CRC 码字。例信息位 10110生成多项式 10011x⁴x1。补 4 个 0 得 101100000模 2 除以 10011101100000 ÷ 10011 10110 ← 商不需要只求余数 101100000 10011 ----- 00101 ← 前五位异或后继续 ……逐位下拉继续异或 最终余数 1010发送码字 10110 1010。接收端用码字再除以同一多项式余数为 0 则认为无错。模 2 除法的操作口诀上商规则看首位首位 1 商 1首位 0 商 0减法就是异或。手工计算最多 5~8 步考场上务必在草稿区写清楚每一步一步异或写错就全盘皆输。4.3 两者的对比收口维度海明码CRC检错/纠错检错 纠 1 位错只检错特定多项式可纠错校验位位置固定在 2 的幂次位置附加在信息串尾部计算方法分组异或模 2 除法典型应用内存 ECC网络传输、存储校验五、性能评价指标把计算机算力变成可计算的数字选择题常给一组参数要求计算公式集如下指标公式说明主频—CPU 时钟频率周期 1/主频CPI总时钟周期数 ÷ 指令数每条指令平均时钟周期数执行时间指令数 × CPI × 时钟周期 指令数 × CPI ÷ 主频MIPS指令数 ÷ (执行时间 × 10⁶)每秒百万条指令数MTBF总运行时间 ÷ 故障次数平均无故障时间第 35 篇展开例某程序编译后含 10⁹ 条指令主频 2GHzCPI 1.5。执行时间 10⁹ × 1.5 ÷ (2×10⁹) 0.75sMIPS 10⁹ ÷ (0.75 × 10⁶) ≈ 1333 MIPS。这类题没有理解难度失分全在单位换算GHz→10⁹、ms→10⁻³和「CPI 是平均值还是分指令类型加权」的审题上。若题目给出多类指令各自的占比和 CPI总 CPI Σ(占比 × CPI) 加权计算。本篇小结知识点核心内容五大部件运算器算逻、控制器取指PC 存地址、IR 存指令指令流水线总时间 阶段数n−1× 最长阶段时间存储体系速度/容量/价格三角局部性原理支撑层次设计Cache平均访问时间 h×tc (1−h)×tm注意串并行模型RAIDRAID 0 无冗余、RAID 1 容量减半、RAID 5 利用率 (n−1)/n海明码2^k ≥ nk1校验位在 2 的幂次位置纠 1 位错CRC补 0 → 模 2 除 → 余数替换异或代替减法性能指标执行时间 指令数×CPI÷主频MIPS 换算注意单位下篇预告第 04 篇操作系统核心考点进程、PV 操作与存储管理进程三态转换、信号量与 PV 操作经典例题、死锁与银行家算法、页面置换算法与磁盘调度——综合知识中最考验理解力的模块之一。如果本篇内容对你有帮助欢迎点赞收藏有任何疑问欢迎在评论区交流。