简介《微处理器系统结构与嵌入式系统设计》第6章课件《计算机接口技术》以PPT形式系统讲解I/O接口基础、端口编址、地址译码、程序查询/中断/DMA/通道等传输方式以及并行与串行接口的设计要点。内容涵盖独立编址与存储器映像编址的对比、带握手信号的并行接口、同步/异步串行接口的时序特点以及奇偶校验、缓冲驱动等接口功能。课件配有接口框图、译码电路示例和三种译码方式的比较归纳直观展示全译码、部分译码与线选法的地址空间分配可帮助学习者快速建立从设备选择、数据缓冲到传输控制的完整知识框架。压缩包共1个文件类型为ppt大小3.89MB内容结构清晰便于高校学生复习或教师备课直接调用。已有76人学习适合正在学习微处理器系统结构与嵌入式系统设计课程的读者作为重点章节配套材料。1. 接口不只是接线被总线时序追着跑的外设微处理器系统结构与嵌入式系统设计里前几章大多在讲存储器和 CPU到第六章「计算机接口技术」才真正面对外设。很多人第一次画接口电路时以为接口就是「把数据线拉出来、加个缓冲器」实际上 CPU 一侧是稳定的总线时序外设一侧却可能工作在完全不同的速率、电平和协议上有的外设一次只吐一个位有的要求先握手再收数据。接口电路夹在中间负责设备选择、数据收发、串并转换、状态上报和错误检测。做裸机驱动、硬件验证或系统集成的人都可以把这一章当作排查总线问题的地图而不是跳过不看的原理课。2. 端口编址二选一独立编址与存储器映像编址的取舍2.1 端口是寄存器外设是地址的集合接口内部不是一整块电路而是由数据端口、控制端口、状态端口组成。CPU 和外设打交道时并不直接操作物理引脚而是读写这些端口寄存器。数据口放实际传输的数据控制口接收 CPU 的命令状态口把外设当前是否空闲、是否出错告诉 CPU。所谓编址就是给这些寄存器安排地址让 CPU 知道去哪一条总线上找它们。接口硬件上包含地址译码、读写控制和总线缓冲软件上对应驱动里的初始化、传送控制和结束控制。端口编址方式直接影响驱动代码怎么写、地址空间怎么分配是整个接口技术里最先要定下来的决策。2.2 独立编址x86 的传统做法独立编址把 I/O 端口和存储单元放在两个独立地址空间里用 M/IO# 引脚区分当前地址线上是存储器地址还是端口地址。Intel 体系里 CPU 提供专门的 IN/OUT 指令访问端口时不需要占用存储空间存储器和 I/O 都可以达到各自最大寻址能力。典型代码是MOV DX, 300H ; 端口地址送入 DX IN AL, DX ; 从 300H 端口读入一个字节DX 放 16 位端口地址AL 接收读到的数据。换成 OUT 就是把 AL 数据写到端口去。代价是端口操作指令种类很单一不能像读写内存那样把 MOV、ADD 直接作用在端口上数据要先搬到寄存器再做运算。板级上还需要额外的 M/IO# 信号参与译码电路多一根控制线。2.3 存储器映像编址MCU 的主流Freescale、ARM Cortex-M 这类芯片普遍把外设寄存器映射到统一地址空间里访问端口和访问内存的指令完全一样。C 代码里最常见写法是#define UART_BASE 0x40004000 volatile uint32_t *uart_dr (volatile uint32_t *)(UART_BASE 0x0); *uart_dr 0x55; // 发送一个字节 uint32_t rx *uart_dr; // 读取接收数据volatile的作用是告诉编译器这个指针指向的内容可能被硬件修改每次读写都必须真正走到总线上不能因为看起来没变化就优化掉。这类地址在芯片手册里一般会标注为 device 或 MMIO 区域访问时要绕开 cache 和写缓冲否则读到的可能是缓存里的旧值。2.4 两种编址方式对比对比维度独立编址存储器映像编址地址空间端口有自己独立空间不与内存争地址端口占用一段内存地址操作指令IN/OUT指令单一与内存相同的 MOV/STR/LDR指令丰富硬件译码需要 M/IO# 信号区分只按地址范围区分最大寻址存储器和 I/O 都能到各自上限两者共享总寻址范围受挤压常见体系x86、x86 兼容外设板卡ARM、Freescale、RISC-V MCU驱动适配驱动里要区分端口和内存操作裸机上直接用指针移植方便多数嵌入式系统选存储器映像编址是因为指令丰富、代码直观外设基地址就在芯片参考手册里列着写驱动时查寄存器偏移量即可。2.5 工程里容易踩的坑做板级调试时遇到寄存器读回来全是 0xFF 或 0x00先不要怀疑芯片坏了按顺序查三件事外设时钟有没有使能地址有没有和别的外设重叠访问路径上有没有 cache。尤其是新片选刚加进地址映射时高低位地址线接反导致的「设备在但地址不对」很容易被误判成焊接问题。我一般会先在调试器里读一排相邻地址看返回值的规律能快速定位是译码问题还是寄存器初始化问题。提示存储器映像编址的设备地址段在软件里要用 volatile 指针或直接映射宏不要图省事把外设地址段声明成普通数组编译器和 CPU 的乱序执行会把寄存器操作顺序打乱。3. 接口地址译码全译码、部分译码与线译码的边界3.1 先分清片内地址和片选地址地址译码解决的是「这一个地址到底选中哪一个设备」。以 8K×8 的 SRAM/接口芯片为例片内有 13 根地址线编号 A0 到 A12 直接接到芯片上负责选择片内单元A13 以上的高位地址线就要靠译码电路变成片选信号决定哪一块芯片在总线上响应。片内地址决定了芯片容量片选地址决定了它在整个系统中的位置。3.2 全译码地址唯一布线最重全译码让所有高位地址线都参与片选译码。假设系统有 20 根地址线 A0~A198 片 8KB 芯片组成 64KB 存储空间A0~A12 片内寻址A13~A15 接 3-8 译码器选片A16~A19 作为译码器使能。首片只在 A13~A19 全为 0 时被选中实际地址范围是 0x00000~0x01FFF后几片依次往下排不存在地址重叠。用 Verilog 描述全译码逻辑很直接// 全译码高 7 位全部参与判断 // addr[12:0] 送片内addr[19:13] 参与片选比较 assign cs1_n (addr[19:13] 7b0000000) ? 1b0 : 1b1;cs1_n低有效表示第一片选中addr[19:13]与常数比较任何一个高位地址位不满足条件就立即放弃这片。全译码的优点是地址唯一、不会出现两个设备同时响应缺点是高位地址线全部要拉到译码电路里走线和门电路数量都多。3.3 部分译码少译几位地址重叠部分译码只让部分高位地址线参与译码其他高位不参与。比如还是 8KB 芯片只把 A13、A14 送 2-4 译码器A15~A19 完全不管那么只要 A14:A13 00 就会选中首片A15~A19 取任意值时地址都落在首片范围内。第一片实际出现在 32 个地址窗口里每个窗口 8KB地址窗口示例部分译码A14:A13 00 0x00000 ~ 0x01FFF 0x10000 ~ 0x11FFF 0x20000 ~ 0x21FFF ... 0xF0000 ~ 0xF1FFFVerilog 里这种译码写法是// 部分译码只检查 A13 和 A14A15~A19 任意 assign cs_n (addr[14:13] 2b00) ? 1b0 : 1b1;少译几位换来的是门电路更少但代价是地址空间被切成很多碎片同一个设备占用多段地址。软件上如果没注意到重叠向一个窗口写数据时可能同时选中另一个设备造成总线冲突和驱动芯片发热。3.4 线译码省电路但约束苛刻线译码再省一步每组芯片直接用一根地址线做片选。四个设备就四根线不经过译码器。电路结构最简单但有两个硬性约束参与片选的地址线不能同时为有效电平否则几个设备同时驱动数据总线未参与的高位地址同样造成地址重叠。所以线译码只适合设备数量很少、且软件能保证地址互斥的场景比如小系统里挂一两片外设。3.5 三种译码方式的取舍表译码方式参与译码的地址线地址是否唯一电路复杂度适用场景全译码所有高位地址线唯一高存储器和外设多的系统部分译码部分高位地址线重叠、不连续中中等规模嵌入式板卡线译码每设备一根地址线重叠且有互斥要求低设备很少的简单系统课件里还提到「可变译码」常见于 PC 时代的外设板卡用跳线或拨码开关选择高位地址参与译码用户手动改 I/O 地址避免冲突。现在嵌入式平台上折中的做法是把译码逻辑收进 CPLD/FPGA把参与译码的地址位做成寄存器可配做到「固定外壳、可变映射」。提示部分译码和线译码的地址重叠会让设备出现在多个窗口里调试时不要把窗口当独立设备。先在驱动配置阶段打印出实际窗口范围再决定软件的地址表。4. 查询、中断与 DMA接口信息传输方式的演进4.1 程序查询CPU 主动盯梢程序查询方式里CPU 循环读取外设状态端口判断外设是否准备好再决定是否读写数据。这是最简单的传输方式代码写起来直白// 状态端口 bit0 1 表示外设正忙 while (read_status(STATUS_PORT) 0x01) { // 等待外设释放 BUSY } write_data(DATA_PORT, data_buf[i]);read_status从状态端口读回状态字0x01是 BUSY 位掩码只有外设把这一位清掉CPU 才把数据写到数据端口。程序查询不需要额外硬件但 CPU 要一直占着总线等外设外设越慢浪费越严重。适合按键、LED、拨码开关这类本身就要求 CPU 时刻关注的简单设备。4.2 程序中断外设通知 CPU中断方式把方向反了过来外设准备好数据或需要数据时通过中断请求线通知 CPUCPU 暂停当前任务进入中断服务程序处理完再返回。嵌入式里常见的中断服务程序样子是void irq_handler(void) { uint8_t stat read_reg(INT_STATUS); // 读中断状态 if (stat RX_READY) { // 判断接收就绪 uint8_t ch read_reg(RX_DATA); // 取出数据 ring_buf_put(rx_ring, ch); // 放入环形缓冲 } clear_int(INT_SRC); // 清中断标志 }RX_READY是接收就绪位ring_buf_put把数据放进缓冲供主任务消费。这里有两个坑一是多中断共用一根中断线时必须在 ISR 里读状态寄存器分辨具体来源二是中断标志没清干净会导致反复进中断看起来像系统卡死。ISR 里也尽量不要做耗时操作数据搬到缓冲区就尽快返回。4.3 DMA绕开 CPU 搬数据DMA 方式让数据直接在内存和外设之间搬运CPU 只需要初始化一次传输参数。典型的步骤是先配置传输方向和源/目的地址再设置字节数最后启动 DMADMA 控制器通过 HOLD 请求总线CPU 在总线周期边界响应 HLDA 后让出总线DMA 按块或按周期挪动数据传完再交还总线控制权。等待传输期间 CPU 可以干别的事。以常见 MCU 为例DMA 初始化一般是配这几个寄存器DMA_SRC (uint32_t)uart_rx_buf; // 数据源地址 DMA_DST (uint32_t)periph_reg; // 外设数据寄存器 DMA_CNT 256; // 传输字节数 DMA_CTRL DMA_DIR_PERIPH_TO_MEM | DMA_INT_EN;DMA_DIR_PERIPH_TO_MEM表示外设到内存方向DMA_INT_EN使能传输完成中断。DMA 适合 UART、SPI、ADC 这类持续批量收发的场景CPU 从逐个字节搬运里解放出来只需要在传输完成中断里处理缓冲区结果。4.4 四种传输方式的对比与选型传输方式CPU 参与程度硬件开销典型场景程序查询全程占用最小按键、拨码、简单状态读取程序中断传输时短时介入需要中断控制器UART 单字节收发、按键事件DMA不参与数据搬运需要 DMA 控制器大块内存拷贝、高速串口、ADC 采集通道方式不参与I/O 处理器代管最大大型机的多路 I/O 管理通道方式对嵌入式系统来说比较遥远它把多个 I/O 操作交给独立的 I/O 处理机去调度CPU 只要发起一次通道命令字。设计时一般按外设速率选型慢速且事件型的外设用中断高速连续流用 DMA简单状态监控用查询。中断里做计数统计可以做耗时协议解析就要再斟酌。5. 并行与串行接口握手时序、可编程配置与波特率5.1 并行接口无握手与带握手并行接口一次传输多个数据位CPU 侧往往就是一根数据总线接出去。无握手并行接口最简单CPU 写数据端口外设直接取用适合数据速率和 CPU 差不多的设备比如数码管和拨码开关。带握手信号就不一样——主机先发选通等外设应答后再传数据。典型流程是主机把数据放到数据线拉低 /STB 通知外设外设取走数据后拉高 BUSY主机检测到 BUSY 复位再发下一组。整个过程把「数据有效」和「外设已取走」两个时刻显式表达出来速度不匹配的问题也就解决了。5.2 可编程并行接口的控制字可编程并行接口把数据方向和工作模式做成寄存器上电后软件先写控制字再使用。经典的 8255 类接口以两组 8 位端口加一组可拆分端口组成控制字 0x83 表示 A 口输出、B 口输入、C 口高四位输出、C 口低四位输入// 写控制字到配置寄存器按位规定方向和模式 write_reg(BASE CONFIG, 0x83);0x83的二进制是 1000 0011D7 表示模式设置有效D6:D5 选 A 组工作模式D4 决定 A 口方向D3 决定 C 口高四位方向D2 选 B 组模式D1 决定 B 口方向D0 决定 C 口低四位方向。可编程的意义在于同一块芯片焊在不同主板上驱动软件里改一个字节就能适配不同方向不用改电路。5.3 串行接口的两种同步方式串行接口一次只传一位同步方式靠一根时钟线对齐数据位异步方式靠双方约定的波特率。异步串口一帧包含起始位、数据位、可选的校验位和停止位典型配置是 8 数据位、无校验、1 停止位。波特率分频关系是分频值 外设时钟 / (16 × 波特率)初始化代码通常写成uint16_t divisor system_clock / (16 * 115200); write_reg(UART_DLL, divisor 0xFF); // 分频低字节 write_reg(UART_DLM, divisor 8); // 分频高字节UART_DLL和UART_DLM是 16550 兼容串口的分频锁存器写入的 divisor 决定每位数据的时长。嵌入式里设置寄存器时要先按手册把 DLAB 位置 1才能访问分频寄存器。同步串行如 SPI、I2C 则有 CLK 线随数据一起走接收方直接以时钟沿采样对波特率误差的要求比异步低调试起来也更容易怀疑到电平而不是时序。5.4 异步串口的误码来源误码原因典型表现排查方向收发双方没有共地偶发乱码、电压漂移检查 GND 是否连通波特率分频舍入误差一帧里稳定地错 1 位重算分频值确认时钟源频率采样点偏早或偏晚长帧数据后段出错确认时钟分频和帧格式一致异步串口对时序的要求是「共地 分频准」。收发两端靠独立晶振各自分频晶振本身就有 ppm 级偏差短帧看不出来长帧传输时误差会累积到采样点偏移上更常见的是分频时用了整除余数被丢掉时间一长数据位后半段就顶不住了。6. 调试手记多数表决采样与串口回环自测6.1 三取二滤掉采样毛刺带握手并行口或异步串口在调试时最烦的问题是信号线上叠加了毛刺。毛刺宽度往往只有几十纳秒用示波器能看到但逻辑分析仪采样率不够时经常被存成完整数据。我一般会在接收端做多数表决一个数据位采样三次取两个以上的相同值作为结果// 每个数据位中点连续采三拍三取二输出 reg [2:0] samples; always (posedge clk) begin if (sample_en) samples {samples[1:0], rx_in}; end assign rx_filtered (samples[0] samples[1]) | (samples[0] samples[2]) | (samples[1] samples[2]);samples是三级移位寄存器sample_en在数据位中点附近产生三个采样脉冲输出表达式就是三取二逻辑。这个办法对付窄毛刺有效但要记得多数表决救不了持续半个位宽以上的电平异常那种情况需要回到差分信号和共地检查。6.2 串口回环自测确认串口参数时最快的手段是回环自测把 TXD 和 RXD 直接短接代码里发送 0x55、0xAA 一组数据然后读取接收缓冲。0x55 是 0101 01010xAA 是 1010 1010帧里每个数据位都会翻转一次能直观看出起始位、数据位、停止位是否对齐。如果回环正确而对接总是乱码问题就在对端的接线、地电位和帧格式上而不是本板配置。握手信号那里也按同样的思路检查用示波器同时看 /STB 和 BUSY 两条线。 /STB 下降沿表示主机开始发送BUSY 上升沿表示外设取走数据两个沿之间的时间差是外设处理数据的关键窗口如果看到 BUSY 在 /STB 之前就翻转说明外设还没准备好主机侧需要在发送前先读状态位。本文还有配套的精品资源点击获取
