景芯自研AXI Bus Matrix 共有 11 个测试用例集，36 个测试点

景芯SoC的自研AXI总线矩阵是实现低功耗片上互连的关键模块。它连接多个AXI主设备Master和多个AXI从设备Slave提供并行、高带宽的数据通路。景芯自研AXI Bus Matrix 共有 11 个测试用例集 (Test)涵盖 36 个测试点 (TC01~TC36)。测试用例集按功能分为: 冒烟测试、地址译码测试、仲裁测试、协议测试、错误/边界测试、基础Outstanding测试、突发Outstanding测试、深度Outstanding测试、乱序测试和AXI4全特性测试。测试用例与测试点对照表AXI FAB冒烟测试AXI FAB地址译码测试AXI FAB仲裁测试AXI FAB基础Outstanding测试AXI FAB突发Outstanding测试AXI FAB协议合规测试AXI FAB错误边界测试AXI FAB乱序测试AXI FAB深度Outstanding测试AXI FAB全特性测试景芯专家老师1v1辅导您做完景芯AI SoC HD6850全芯片设计验证项目很大一口气吃不成胖子。要报名参加TOP全芯片实战课程的需要面试通过才行建议学员先报名参加实战橙色域子系统掌握复杂子系统设计验证之后才参加全芯片TOP的设计验证DFT后端。全芯片设计包括AI SoC 系统架构、双核Cluster、Cache 架构、缓存一致性、PCIe、CXL、功耗、时序等内容SoC 不是把 CPU、DDR、外设、总线简单连起来而是让整个系统真正跑起来。包括但不限于以下内容1. SoC 顶层架构从 CPU、DMA、存储、总线、外设、中断、调试、时钟复位、电源域等角度拆解一个 SoC 应该如何规划、IP如何集成、地址空间如何规划、寄存器如何定义、仿真平台如何搭建、软件如何驱动硬件。2. SoC 多核处理器子系统MMU、TLB、L1 Cache、L2 Cache、互联、CCU、SLC/LLC如何协同工作缓存一致性为什么多个CPU读写同一地址会出问题ACE/CHI/MESI/MOESI是什么原理用具体读写场景讲清楚 M / E / S / I / O 状态如何变化为什么某些数据必须由某个 Cache 负责返回。ACE 和 AXI 的根本区别是什么ACE一致性互联原理理解ACE Port Adapter、Request Decoder、Snoop 广播、响应收集、数据返回、事务排序、RACK / WACK 等关键机制。ReadShared、ReadUnique、CleanUnique、MakeInvalid、WriteBack、CleanInvalid、ReadNoSnoop、WriteNoSnoop 等命令如何在系统中流动。CHI架构原理RNF、HNF、SNF、HN-I、SLC、SF、Directory、Home Node、Slave Node 的职责和数据流。为什么要有 Snoop为什么要有 Directory为什么小系统可以广播为什么大系统需要 DirectorySnoop Filter 到底在过滤什么CCU一致性控制器设计从功能、接口、状态机、事务表、Line Order Table、Barrier Engine、CMO Engine、Exclusive Monitor 等角度拆解 CCU。2.1 Cache设计理解Cache才能真正理解CPU性能、总线属性、多核一致性、MMU/ TLB、内存系统。● Cache微架构Tag RAM、Data RAM、Valid / Dirty 位、替换算法、写策略、Miss 处理、Evict 流程、Refill Buffer、Write Buffer、Victim Buffer边界测试场景。● Set / Way / Line● Cache Hit / Miss● Refill / Evict● MSHR● MESI / MOESI● AXI4 Cacheable / Allocate / Shareable● 虚拟 Cache 与物理 Cache● MMU / TLB / Page Table / Cache 协同关系从虚拟地址到物理地址从页表查询到 TLB 命中再到 VIPT / PIPT Cache 访问完整打通地址翻译与缓存访问。L1 / L2 / LLC 多级 Cache 体系私有 Cache、共享 Cache、SLC / LLC 的区别以及它们在 SoC 中的位置。DMA与Cache一致性问题为什么 DMA 写内存后 CPU 可能读不到新数据为什么需要 Cache Flush / Invalidate硬件一致性如何解决这些问题3. SoC 总线互联子系统NIC400/NOC/DW AXI等总线互联设计机制、原理及使用实战。4. SoC 存储子系统DDR/LPDDR/PSRAM/SRAM、NAND/NOR、EMMC的存储子系统设计实战。5. SoC 时钟复位系统时钟复位的设计6. SoC 低功耗PMU低功耗的设计7. SoC 启动全流程从上电、复位释放、BootROM、系统SRAM、DDR 初始化到跳转 main深刻理解芯片从上电到 main函数的完整链路了解芯片是如何“唤醒”的。8. SoC高速接口USB的高速接口设计、GMAC的接口设计PCIe 的 BAR、ATS、MSI-X、Ordering、Flush 怎么串成一条完整路径CXL 为什么不是更快的 PCIe它到底改变了什么系统架构9. SoC外设子系统UART、SPI、I2C、GPIO、Timer等外设不只是协议模块而是软件、寄存器、总线接口、中断、状态机共同组成的软硬件协同系统。10. SoC中断与调试系统从中断源、中断控制器、CPU 响应、中断服务函数到 JTAG、Trace、Debug Module完整拆解 SoC 可观测、可调试的底层逻辑。Part.03课程报名微信扫描咨询我们吧