先说个背景最近在调一块板卡电源输入48V输出1V/30A左右功率级用的就是DrMOS合封方案。DrMOS这个词在笔记本主板、显卡供电、服务器VRM里到处都是很多人天天见但真到做电路仿真的时候往往卡在模型怎么选、参数怎么填、波形怎么判断这几个坎上。这篇就把我实际做DrMOS电路仿真的思路、步骤和踩过的坑整理出来希望能帮到正在搞供电设计或者准备入坑的朋友。1. DrMOS到底是个什么东西仿真前必须搞清楚1.1 合封不是噱头它解决的是分立方案的寄生电感问题DrMOS全称是Driver MOSFET把驱动IC和高低侧功率MOSFET封装在一个芯片里。早期供电方案都是控制器外置驱动分立高低侧MOS管这种做法的痛点很直接驱动回路和功率回路的寄生电感太大。驱动信号从驱动IC到MOSFET栅极要经过几十毫米的PCB走线和封装引线高频开关时栅极波形容易被寄生电感顶出振铃开关速度不敢提太高功率回路也一样换流回路寄生电感大关断过冲就压不住效率上不去应力还危险。DrMOS合封之后驱动和功率管之间的距离被压缩到毫米级甚至芯片内部金属互连级别驱动环路的寄生电感可以做到几百pH甚至更低。这样才能支撑500kHz到2MHz的开关频率以及每相30A到70A的持续电流能力。用专业一点的话说合封的意义在于把“能够安全快速关断”这件事变简单了外部Layout只需要处理好输入旁路电容、输出电感、输出电容围成的功率环驱动相关的敏感信号全部被锁在芯片内部。这对仿真意味着什么意味着你用现成DrMOS模型做仿真时驱动细节和封装内部寄生已经不是你的主要变量你更应该关注的是外置电感、电容、输入电压扰动、负载瞬态、散热折损效率这些系统级问题。反过来如果你拿一个分立MOSFET模型硬仿仿出来的栅极振铃极有可能是模型里随意加的引线电感造成的假象而不是真实问题。1.2 仿真前先读透Datasheet里的这些参数DrMOS型号五花八门但仿真前有几类参数你必须从Datasheet里摘出来这几个参数直接决定模型边界条件设置是否正确。第一是输入电压和输出电压范围。比如有些DrMOS额定输入是4.5V到16V有些是4.5V到24V服务器那边还常见48V总线配48V输入的智能功率级。你得先确认手头仿真拓扑里电源电压是否落在芯片允许范围不然仿真跑出来波形再漂亮实际一上电就炸。第二是PWM输入逻辑电平。DrMOS的PWM输入通常是三态逻辑高电平代表高边开通低电平代表低边开通高阻态代表三态/高阻输出用于多相控制器做相间均流和故障保护。仿真里如果你用一个理想脉冲源驱动PWM引脚要确保脉冲的高低电平电压满足VIH/VIL要求否则内部逻辑可能无法正确翻转。第三是自举电路参数。DrMOS高边驱动需要自举电容供电仿真里自举电容容值、ESR以及自举二极管压降都会影响高边驱动的稳定。很多DrMOS Datasheet会给推荐的BST电容范围比如0.1uF到1uF。仿真时如果自举电容偏小高边会在PWM占空比极高时出现驱动欠压开关波形畸变效率陡降。第四是Rds(on)和Qg。虽然DrMOS内部MOSFET参数在产品手册里给的是典型值但仿真时你仍然需要用这两个参数估算导通损耗和开关损耗。厂商提供的加密或加密仿真模型通常已经包含这些但如果你是用行为级模型自己搭的就需要手动填入。第五是体二极管特性。死区时间内电感电流靠同步管体二极管续流体二极管的正向压降VF和反向恢复电荷Qrr决定死区损耗。仿真时观察SW节点在死区钳位到负压的幅度和时间宽度可以判断模型里体二极管参数是否合理。第六是OCP/OTP和IMON。现在主流DrMOS普遍往“智能功率级Smart Power Stage, SPS”发展内部集成电流采样放大、温度采样和故障上报。仿真阶段如果不做系统保护逻辑验证可以先忽略这些引脚只仿真功率级工作特性。但如果你的项目需要验证控制器和DrMOS之间的故障握手逻辑那就必须在模型里找到对应的故障输出引脚行为描述。2. 仿真工具选型别让工具成为瓶颈2.1 几种主流工具的现实对比这里把常见电路仿真工具按DrMOS仿真场景梳理一下个人经验不是权威排名但能帮你少走弯路。LTspice是我个人最常用、也最推荐优先尝试的工具。免费ADI官方支持绝大多数功率半导体厂商包括MPS、TI、Infineon、onsemi、Renesas、AOS等都会提供官方的LTspice模型很多DrMOS和智能功率级都有对应的加密或明文模型。LTspice收敛性在开关电源瞬态仿真里算不错波形查看、FFT分析、效率计算这些功能虽然界面朴素但该有的都有。缺点是闭环控制器建模相对费劲但DrMOS仿真阶段你多数时候只需要开环PWM激励就够了。PSIM是电力电子专用仿真软件对电源工程师的操作习惯非常友好模型库丰富仿真速度快尤其是做环路补偿设计和数字控制策略验证的时候效率很高。缺点是收费免费版功能受限模型兼容性有时候需要自己转换或者重新建模。SIMPLIS是开关电源仿真里精度天花板级别的存在它用分段线性模型替代SPICE的非线性微分方程收敛性好、速度快特别适合做环路稳定性分析和开关管级瞬态仿真。很多大厂电源团队用SIMPLIS做最终设计签核。缺点同样是收费而且学习曲线陡峭一般个人学习阶段可以先放一放。Multisim属于教学和实验场景常用工具胜在界面友好日志清晰适合做Buck电路原理验证但处理DrMOS这种高频、大电流、带寄生参数的模型时性能捉襟见肘开关管模型可能都没有对应的DrMOS型号。Falstad和Wokwi这俩在线工具炫酷是炫酷用来理解RC振荡、Buck电路拓扑的教学演示非常直观。但问题也很直接——它们的模型是理想化的开关管或简化的MOSFET仿真不了DrMOS合封芯片的内部驱动特性、损耗模型和寄生参数。想用Falstad仿真DrMOS说句实在话基本就是看个拓扑运动不具备工程参考价值。MATLAB/Simulink在系统级仿真里的优势无可取代尤其适合控制器算法验证、多相并联策略、数字电源DSP代码生成前的模型在环测试。但Simulink里的电力电子模型通常是平均模型或理想开关模型对DrMOS功率级的损耗细节、死区效应、寄生振铃体现不足。我的经验是把它放在“系统级”那一层和SPICE级仿真配合使用。HFSS严格来说不是电路仿真软件而是电磁场仿真软件但它在DrMOS仿真流程里占一个特殊位置。DrMOS及其周围的PCB布局、输入输出回路寄生电感和电容可以通过HFSS/SIwave提取S参数或者RLC等效电路再导入到LTspice/PSIM里做瞬态仿真。这是高端电源仿真流程里的标准做法能真实反映PCB布局对波形的影响。2.2 DrMOS场景下的推荐组合综合下来我给个人工程师和小团队的建议是三段式组合快速原理验证用在线工具或Multisim搭建拓扑、看电感电流连续还是不连续、输出纹波大致是什么量级这部分靠直观教学工具完全够用。正式设计联合仿真用LTspice或者PSIM用厂商提供的DrMOS模型跑效率曲线、看SW节点振铃、做负载瞬态、验证自举电容和死区设置。这个阶段产出的数据和结论基本可以支撑原理图定稿和Layout约束制定。如果项目对EMI和版图寄生极敏感再上HFSS/SIwave做一次PCB寄生提取把提取到的寄生电感/寄生电容回灌到SPICE模型里反复迭代优化开关节点、输入环路和驱动走线。这里多提一句不要迷信某个软件是万能的。DrMOS电路仿真本质上是“功率级模型拓扑外部无源器件激励信号”的组合工具只是承载计算的容器。模型本身的准确度才是仿真的天花板。3. 手把手搭建一个DrMOS Buck仿真附完整参数计算3.1 从哪搞模型原厂模型优先分立重建兜底做DrMOS仿真第一步是确认模型来源。用过模型的人应该都有体会原厂提供的加密模型往往在模型库管理、参数可见性上有限制但胜在经过了硅实测验证损耗特性、死区逻辑、短路保护这些行为都比较可信。操作路径一般是去官网“Design Tools / Simulation Models”页面找到对应型号下载对应工具的仿真包。MPS的EVB页面通常附带LTspice模型TI的Power Stage Designer和对应WEBENCH模型也可以直接导出Infineon和Renesas也都有模型库。如果找不到对应具体型号的模型或者厂商只提供其他工具格式的模型退而求其次的办法是用分立元件重建一个等效DrMOS。方法不复杂一个驱动缓冲级用理想电压控制电压源或者门驱动变压器模型模拟、一个高边MOSFET、一个低边MOSFET、一条BST自举回路再加上死区时间控制逻辑。这种做法最大的问题是驱动细节、封装寄生和损耗分配都不够准确但作为拓扑级原理验证是足够的尤其是新手入门阶段自己动手搭一次分立等效模型反而能加深对DrMOS内部工作方式的理解。3.2 设计指标和参数计算用一个实际例子来讲。假设我要做一个12V输入、1V输出、单相最大30A的DrMOS Buck仿真开关频率定为500kHz负载瞬态目标设定为30A阶跃输出电压过冲不超过100mV。先看占空比。在忽略损耗的理想条件下占空比DVout/Vin1/12≈0.083也就是8.3%。实际带载后因为高边和低边Rds(on)压降以及电感DCR损耗最高点的实际占空比会略高于这个值可能到8.8%左右。仿真里通过测SW占空比可以直接观察我建议不要算完就填仿真后对比误差这是排查模型参数是否合理的好方法。再看电感值。电感纹波电流的典型选择是最大输出电流的20%~40%。30A负载下取30%纹波率则ΔIL9A。电感计算公式是L (Vin - Vout) × D / (fsw × ΔIL)代入数值L (12 - 1) × 0.083 / (500000 × 9) ≈ 0.203μH。这个值看起来小得吓人但DrMOS方案的开关频率高电感减小是正常现象。实际设计我会取稍微大一点的标称感值例如0.22μH把纹波控制在约8.3A纹波率约27.7%如果想进一步降低纹波和输出电容的应力也可以取0.33μH甚至0.47μH代价是瞬态响应会变慢。我这次选0.22μH兼顾效率和瞬态。按照0.22μH验算纹波ΔIL (12-1)×0.083 / (500000×0.22×10^-6) ≈ 8.3A。这个纹波叠加在30A直流上电感电流峰值约34.15A。选电感时饱和电流要留足裕量至少按峰值电流的1.2倍来选也就是41A以上。接着估算输出电容。输出电容主要决定负载瞬态下的电压跌落。根据电荷平衡的粗算关系在负载阶跃瞬间电感电流不能突变不足的电流由输出电容提供。用简化公式估算Co ≥ ΔI_step × T_response / ΔVΔI_step30AT_response取决于环路带宽单相500kHz的环路带宽做到50kHz左右已经算很不错对应响应时间大约20μs到50μs量级。按50μs估算Co≥30×50μs/0.1V15000μF这个值显然太离谱说明单靠输出电容扛30A阶跃在单相Buck里不现实这也是为什么CPU、GPU供电动辄需要6相、8相并联的原因。单相仿真里我会把瞬态指标放宽到300mV或者缩小阶跃幅度到10A来单独验证环路响应。实际板级方案里会依靠多相并联分摊每一相的动态电流就小很多输出电容用量也会回到几百微法到一两千微法的合理水平。死区时间的设置是DrMOS仿真里最容易看出水平差异的地方。DrMOS合封方案的好处是死区逻辑在芯片内部已经处理好了外部PWM控制器只需要给一个PWM信号芯片自己会生成两路带死区的内部驱动。但在仿真验证时你还是需要确认两点一是死区时间是否足够避免上下管直通二是死区时间是否过大导致体二极管续流时间过长效率变差。理想死区时间是让低边MOSFET在电感电流反向之前刚好关断高边MOSFET在低边体二极管正向导通结束前刚好开通。但现实中死区时间要覆盖驱动信号的传播延迟差异和温度漂移。从仿真角度可以把死区时间作为扫描参数从5ns扫到200ns观察输入电流平均值和SW节点波形底部电压的钳位时间找到效率最优和可靠性最优的折衷点。驱动能力和栅极电阻方面DrMOS内部驱动已经集成外部不再需要串联栅极电阻但仿真时需要注意PWM源的内阻不能太小否则驱动波形爬升过陡会放大寄生振铃。在LTspice里脉冲电压源默认内阻为零我建议手动增加1Ω到3Ω的串联电阻模拟驱动缓冲级输出阻抗这样SW节点波形的高频振铃幅度更接近实板。3.3 仿真搭建流程和要测的关键波形模型准备好后按下面步骤搭建。第一步放置DrMOS模型和功率级外围。输入电压源12V输入旁路电容先放两枚10uF陶瓷电容和一枚100uF电解电容的并联组合模拟真实板级的输入阻抗和储能。输出电感0.22uH输出电容初始按470uF聚合物电容一组22uF陶瓷电容来搭ESR分别填入对应规格值。第二步配置PWM激励。开环仿真阶段不需要接控制器直接用一个脉冲电压源驱动PWM脚就行。占空比先设8.3%频率500kHz上升沿和下降沿时间都设5ns脉冲源内阻设2Ω。如果你选的DrMOS模型要求两个PWM信号PWM_H和PWM_L那就再用一个反相缓冲源生成互补信号并把死区时间作为一个参数tdt通过延迟设置实现。第三步设置仿真时间和步长。DrMOS开关周期2μs为了看到稳态和至少一次负载瞬态瞬态仿真时间至少设500μs到1ms。最大步长建议设为开关周期的1/100也就是20ns否则波形很毛糙看不出细节。如果仿真速度太慢可以先用固定步长跑一段粗的等接近关注的时刻再用更小步长重跑。第四步加入需要观测的测量量。SW节点对PGND的电压波形、电感电流IL、输入电流、高边电流、低边电流、输出纹波电压、自举电容两端电压、结温如果模型带热引脚。LTspice里直接用waveform arithmetic计算效率比如用平均输入功率除以平均输出功率或者用 1 - (P_loss / P_out) 看损耗占比。这里专门说SW节点波形的读法。一个正常的DrMOS Buck稳态SW波形应该是这样的高边开通时SW拉到接近Vin死区时间内SW被电感电流拉到GND或略负取决于体二极管VF低边开通时SW接近GND。如果SW节点在上升沿之后出现大幅振铃频率通常在100MHz到300MHz之间幅度超过输入电压的20%说明功率回路寄生电感偏大需要检查模型里有没有包含封装寄生或者你的仿真外部回路有没有额外串入感性元件。如果完全没有振铃也别高兴太早大概率是模型过于理想实板上一定会有的振铃被简化掉了。第五步跑完仿真后做效率扫描或者死区扫描。死区扫描在LTspice里用.step命令参数从5n到200n按对数或线性步进把每个死区下的平均输入功率和峰值电流都测出来。正常结果应该是一条先降后升的曲线最优死区处损耗最小。如果曲线单调下降没有拐点说明体二极管损耗占比太小主要是MOSFET开关损耗主导这种场景下死区时间尽量小是有利的。4. 实际仿真中常见的五个问题以及排查方法4.1 问题速查表和解决方向把仿真中遇到的典型问题整理成一张表对应现象、原因和排查方向。仿真不收敛报错“singular matrix”或者“time step too small”通常发生在高边、低边同时导通瞬间或者模型内部非线性电容突变的时候。解决方向减小最大步长、增加电路初始条件、在功率节点并联小电容比如100pF做数值稳定、检查脉冲源上升沿是否过短、尝试改用LTspice的Alt SPICE求解器。SW节点开通振铃幅度异常大一般是功率回路寄生电感过大。解决方向检查输入旁路电容位置把旁路电容等效模型里的ESL调小或者直接给功率回路串联0.5nH到2nH的寄生电感来模拟PCB走线观察振铃是否与实测规律一致。上下管直通输入电流尖峰巨大驱动死区时间不够、PWM_H和PWM_L逻辑搞反、死区实现方式错误。解决方向缩小时间步长看瞬时电流波形确认死区期间两个驱动信号确实同时为低/高阻而不是同时有效。输出纹波比理论计算值大很多注意LTspice里电容ESR的默认值。理想电容ESR为零实际聚合物电容ESR通常在几毫欧到十几毫欧陶瓷电容则更低。仿真时必须填入ESR否则纹波只体现容性分量会和实测相差一倍以上。效率仿真结果异常偏高超过95%很轻松SPICE模型里开关损耗和驱动损耗可能没有完整建模。DrMOS税收数据通常用加权平均效率仿真值比理论值高2~3个百分点非常常见。解决方向不要拿仿真效率直接对标Datasheet的效率曲线要看损耗分布的趋势比如哪个负载点效率最高、死区变化对效率的影响方向。4.2 关于反调和模型抽象的“潜规则”再多说几个Doc里不一定写但实际很重要的细节。第一关于模型内部的体二极管以及反向恢复损耗。DrMOS模型里QVX体二极管参数直接决定同步整流阶段和死区阶段的损耗计算。有些模型为了简化收敛性会把体二极管的反向恢复电荷设置为零这会导致死区结束后高边开通瞬间的反向恢复损耗完全消失仿出来的效率明显偏高。排查方法是看低边MOSFET体二极管反向恢复电流峰值如果在每个高边开通瞬间能观察到明显的反向电流脉冲说明模型包含了这一部分损耗如果完全没有那仿真结果就偏乐观。第二关于自举电容的容值选择。DrMOS高边驱动完全依赖自举电容储能。仿真时如果把自举电容设置得过大高边驱动波形上升沿太缓开关速度下降设置得过小高边开通后期驱动电压跌落Rds(on)增大。我的经验是从0.22uF开始扫看自举电容两端电压在最大占空比下的跌落幅度控制在0.5V以内即可。第三关于热模型。很多智能功率级的模型带结温热阻网络但LTspice里温度对MOSFET导通阻抗的影响不一定传递给功率损耗计算。如果你只是做波形级验证热引脚可以不接但如果要评估实板散热系统建议把结温热阻网络接上并设定环境温度仿真输出结温曲线会非常有助于判断散热器需求。第四OCP/OTP引脚。做系统级验证时DrMOS的故障输出逻辑不要忽略。有些模型会在过温或过流时直接改变PWM输入行为如果仿真里没接对应引脚模型可能直接进入保护状态功率级波形突然消失这时候不要慌乱先检查模型和故障引脚有没有连接再去怀疑外围电路参数。5. 从仿真到实板还有几个坑提醒你仿真结果再好最后都要过打样实测这一关。这里分享几条我在仿真到实板转换过程中摸索出来的经验。仿真里SW节点振铃幅度正常不代表实际板卡就一定干净。一个重要的因素是PCB功率回路的寄生电感和模型里假设的寄生电感不一致。建议在原理图定稿后把你规划的Layout功率环路尺寸折算成寄生电感值并回灌到仿真里做一次极限验证。比如功率回路面积2mm×4mm单圈互感量大约在2nH到5nH你可以把这些值加到模型里跑一次如果SW过冲直接超规格说明Layout需要调整或者需要借助高频陶瓷去耦电容压振铃。输入和输出的去耦电容位置在仿真里通常是用理想短线相连但实板上电容引脚位置直接影响高频旁路效果。仿真里为了等效这种效果我会把输入电容分成两个容值不同的支路一支小容值低ESL靠近SW端子一支大容值放稍远位置这样仿真出的SW振铃特征和实板更接近也能直观看出哪颗电容在“干活”。关于闭环控制器验证别急着在SPICE里搭复杂环路。先把功率级开环特性摸清楚再用官方EVB参考设计的环路参数做一个简单闭环验证。如果直接上补偿器参数仿真一旦参数不合理功率级和环路交互很容易出现震荡发散你还很难判断是功率级模型问题还是环路问题。我现在的习惯是先把开环仿真做到“百发百中”再把闭环环节加进去。最后说一点小体会DrMOS电路仿真最大的价值不在“算出一个准确数字”而在于帮你提前暴露设计和Layout方面的风险。以前做分立方案很多细节要靠样机迭代去试错现在有了合封芯片模型相当于把芯片内部几十个寄生参数全部替你封装好了你可以把精力集中在真正影响系统性能的外部参数上。做仿真之前永远先问自己三个问题我要验证什么这个模型能不能反映我要验证的效果仿真条件和实际工作条件差在哪里想清楚这三个再打开仿真软件事半功倍。
