1.viaDefsViaDefs 中看见10个孔验证Create Via 下拉即可看见10个via示例TFM load replaceVerify Marker Delete 取消闪烁处 错处virtuosoDefaultSetup/Extractor/VLM ;它们的分工是“名单”validLayersvalidVias,管布线器/提取器/VLM各自允许用哪些层和viaLEFDefaultRouteSpec 是“格子” routingGrids 的pitch 网格minWidth,管数字布线走格四组管能不能用 foundry组管违不违规问题viaDef M1_NW 的定义里为什么除了基本层叠还要带SNNW双implant 包裹 m1 直接坐NW上不行么不可以 M1(金属要接触NW 阱区必须走CT而CT 打在轻掺杂的NW上成不了欧姆接触——必须在NW里垫一层重掺杂 N SN 做接触载体所以层叠是M1 →CT→SN→NW,层层同心包裹 SN包CT(0.05),NW 包SN0.12 就是step1 的meNW_NAA 关系——viaDef 里的双implant 字段干的就是这个。 一句话记忆 金属永远不做欧姆接触 重掺杂垫底阱电位总结
