LLC谐振变换器这几年在电源圈的热度一直没降过尤其是做中大功率开关电源的同行几乎绕不开它。但很多人第一次接触LLC时都会卡在同一个地方明明拓扑看懂了参数也算了一版一上电要么波形乱七八糟要么效率还不如硬开关更别提什么零电压开关ZVS了。问题往往不在拓扑本身而在于对谐振腔工作机理的理解深度不够以及参数设计时没有把ZVS的边界条件当回事。这篇内容我打算按一个实际做LLC项目的完整思路来写从为什么LLC能实现ZVS讲起到谐振腔参数怎么定、死区时间怎么设、MOSFET怎么选、实测波形怎么调最后聊几个我踩过的坑。适合已经做过反激或半桥硬开关、想往LLC进阶的电源工程师也适合正在调LLC但ZVS始终不理想的同行。全文会涉及谐振电感、励磁电感、死区时间、MOSFET输出电容这些关键量尽量把每个参数背后的为什么讲清楚。1. 先搞清楚LLC靠什么实现ZVS1.1 硬开关的损耗到底出在哪要理解ZVS的价值得先看清楚硬开关的痛点。一个半桥硬开关电路里上下两个MOSFET交替导通每次开通的瞬间MOSFET的漏源电压Vds还停在高电平比如母线电压400V这时候管子直接导通漏极电流和漏源电压同时存在瞬时功率PV×I非常大。这个交叠过程虽然只有几十纳秒但开关频率一高累积的损耗就很可观。更麻烦的是MOSFET内部的输出电容Coss。每次开关动作Coss都要被充放电一次这部分能量E½·Coss·Vds²完全以热的形式消耗在管子内部。一个Coss为500pF的管子在400V母线下每次开关损耗大约40微焦耳如果开关频率100kHz两个管子加起来就是8W左右的纯损耗。这个数字在大功率场合可能还能忍但在追求高效率的场合就是致命的。除了损耗硬开关还会带来严重的EMI问题。Vds的急剧跳变高dv/dt和电流的急剧跳变高di/dt会激发电路中的寄生电感和电容产生振铃和辐射噪声。很多硬开关电源过EMI认证时费尽周折根源就在这里。1.2 ZVS的本质让电流在开通前把Coss放完ZVS的思路其实很朴素既然开通时Vds不为零是问题那就在开通之前想办法把Vds降到零。怎么降靠谐振腔里的电流。LLC的谐振腔在死区时间内励磁电流或者谐振电流的一部分会继续流动这个电流会流过MOSFET的体二极管或者沟道把即将开通的那个管子的Coss电荷抽走让Vds自然降到零。等Vds到零之后再开通理论上开通损耗就是零。这里有个关键点ZVS不是靠外部电路强行实现的而是LLC拓扑本身的工作特性。只要参数设计合理LLC在正常工作时上下管的ZVS是自然获得的。这也是LLC相比移相全桥等拓扑的一个优势——不需要额外的辅助网络。但自然获得不等于无条件获得。ZVS能不能实现取决于死区时间内谐振腔电流是否足够大、持续时间是否足够长。如果励磁电流太小或者死区时间太短Coss还没放完电管子就开通了ZVS就失败了退化成硬开关甚至更糟——因为此时体二极管可能还在导通反向恢复会带来额外的损耗和噪声。1.3 从半桥到LLC谐振腔是怎么帮忙的LLC的谐振腔由三个元件组成谐振电感Lr、谐振电容Cr、励磁电感Lm。Lr和Cr构成串联谐振Lm与变压器原边并联。这个结构决定了LLC有两个谐振频率一个是Lr和Cr的谐振频率fr1另一个是Lr、Cr和Lm共同决定的谐振频率fr2fr2总是低于fr1。当开关频率fs工作在fr1和fr2之间时谐振腔呈感性原边电流滞后于电压这就为ZVS创造了条件。感性电流意味着电流在电压过零之后还会继续流动一段时间这段时间正好用来给Coss充放电。如果fs高于fr1谐振腔呈容性电流超前于电压ZVS就丢了而且会出现严重的反向恢复问题。所以LLC设计的第一个铁律就是保证工作频率始终落在感性区。这不是可选项是必须满足的前提。很多LLC调试失败第一步就是工作频率跑到了容性区波形一看就明白。2. 谐振腔参数怎么定从需求反推Lr、Cr、Lm2.1 先确定增益范围和变压器匝比LLC的参数设计不是拍脑袋定的得从实际需求出发。第一步是确定输入电压范围和输出电压算出需要的增益范围。假设输入母线电压在350V到400V之间波动输出12V/20A那变压器匝比n大概取多少匝比的选择要保证在额定输入电压下LLC工作在谐振频率附近效率最高。一般取n Vin_nom / (2·Vout)这里Vin_nom取375VVout12V算出来n≈15.6实际取16。这样在额定输入时LLC的增益接近1工作在fr1附近。然后算最大和最小增益。输入最低350V时需要的增益M_max (2·n·Vout)/Vin_min (2×16×12)/350 ≈ 1.097。输入最高400V时M_min (2×16×12)/400 0.96。所以增益范围大概在0.96到1.1之间这个范围比较窄对LLC来说很好做谐振腔的Q值可以选得高一些效率更好。如果增益范围要求很宽比如输入电压变化很大那Q值就得压低代价是谐振腔环流增大效率下降。这是LLC设计里一个基本的权衡。2.2 谐振电感Lr和谐振电容Cr的取值逻辑Lr和Cr决定了谐振频率fr1。fr1一般取在开关频率的工作范围内通常让额定工作点略高于fr1这样负载变化时频率往低调始终在感性区。fr1的计算公式是fr1 1 / (2π·√(Lr·Cr))假设我们想让fr1100kHz先选定Cr的值。Cr的选择要考虑谐振电容上的电压应力和谐振电流。Cr太小谐振电容上的电压会很高而且谐振电流大Cr太大谐振电感就得很大体积和成本都上去了。一般Cr取几十纳法到几百纳法这里取Cr22nF。那Lr 1 / ((2π·fr1)²·Cr) 1 / ((2π×100k)²×22n) ≈ 115μH。这个值比较合理可以用变压器的漏感来实现也可以外加一个独立电感。这里有个实操经验如果能用变压器漏感做Lr可以省一个元件但漏感的精度和一致性往往不好控制。批量生产时漏感偏差可能导致谐振频率偏移影响ZVS。所以很多设计会外加一个独立的谐振电感把漏感也算进去但以独立电感为主。独立电感的磁芯一般用铁氧体或者铁粉芯要注意饱和电流要大于谐振电流的峰值。2.3 励磁电感LmZVS的燃料从哪来Lm是LLC设计里最微妙的一个参数。它不参与主谐振但决定了励磁电流的大小而励磁电流正是死区时间内实现ZVS的关键。Lm越小励磁电流越大ZVS越容易实现但代价是励磁损耗增加效率下降。Lm越大励磁电流越小ZVS越难实现但效率可能更高。Lm的取值一般用电感比k Lm/Lr来描述k通常在3到10之间。k越小励磁电流越大ZVS范围越宽但环流损耗大k越大效率高但轻载时可能丢失ZVS。对于刚才的例子Lr115μH取k5那Lm575μH。死区时间内励磁电流需要满足I_Lm_peak ≥ 2·Coss·Vin / t_dead其中Coss是MOSFET的输出电容Vin是母线电压t_dead是死区时间。假设Coss500pFVin400Vt_dead200ns那需要的励磁电流峰值至少是2×500p×400/200n 2A。而励磁电流峰值I_Lm_peak Vin/(4·Lm·fs)假设fs100kHz那Lm ≤ 400/(4×2×100k) 500μH。这和前面取的575μH接近说明k5是合理的但稍微偏大实际可以取k4.5左右留点余量。这个计算说明一个事Lm不是随便取的它和Coss、死区时间、开关频率是耦合的。换了MOSFETCoss变了Lm可能就得跟着调。这也是为什么LLC的MOSFET选型不能只看导通电阻和耐压Coss同样重要。3. 死区时间ZVS的时间窗口怎么设3.1 死区时间太短和太长的后果死区时间是上下管都不导通的短暂时间这段时间里谐振腔电流给Coss充放电实现ZVS。死区时间设得太短Coss还没放完电管子就开通了ZVS失败开通损耗大还可能因为体二极管反向恢复引起振铃。死区时间设得太长虽然ZVS能实现但死区期间电流流过体二极管体二极管的导通压降比MOSFET沟道大损耗增加而且死区太长会让有效占空比减小影响增益。死区时间的理论下限是Coss充放电所需的时间。Coss从Vin放电到0需要的电荷是Q Coss·Vin如果放电电流是I那时间t Coss·Vin/I。但实际放电电流是变化的所以更准确的做法是用前面的能量公式反推留一定余量。一般死区时间取100ns到300ns之间具体要看Coss大小和励磁电流。Coss大的管子死区时间要长一些励磁电流小的设计死区时间也要长一些。我一般先按200ns设然后看波形调。3.2 死区时间与MOSFET体二极管的关系死区时间内如果谐振电流方向是从源极到漏极对于即将开通的下管来说那电流会先流过体二极管把Vds钳位在-0.7V左右。等死区结束管子开通电流从体二极管转到沟道。这个过程本身没问题但体二极管的反向恢复特性会影响效率。体二极管在导通期间会存储少数载流子当电流反向时这些载流子需要被抽走形成反向恢复电流。这个电流会叠加在开通电流上增加开通损耗还可能激发振铃。所以选MOSFET时体二极管的反向恢复电荷Qrr越小越好。不过LLC的ZVS工作方式下体二极管导通时间很短反向恢复问题比硬开关轻很多但也不能忽视。有些设计会用肖特基二极管并联在MOSFET的体二极管两端来改善反向恢复。但在LLC里因为ZVS的存在体二极管导通时间短加肖特基的收益不大反而增加成本和布局复杂度。我一般不加除非实测发现反向恢复问题严重。3.3 实测死区时间的调整方法死区时间的调整不能只靠算必须看波形。用示波器同时看下管的Vgs和Vds重点看Vds在Vgs上升之前是否已经降到零。如果Vds还没到零Vgs就上升了说明死区时间太短需要加长。如果Vds早就到零了Vgs才上升说明死区时间太长可以缩短。更精细的做法是看谐振电流的波形。在死区时间内谐振电流应该是一个比较平缓的斜率如果看到电流有台阶或者振铃说明Coss充放电过程不干净可能需要调整死区时间或者检查布局寄生参数。还有一个经验死区时间不要设成固定值最好能随输入电压和负载调整。输入电压高时Coss上的电荷多需要更长的死区时间轻载时励磁电流小也需要更长的死区时间。很多LLC控制器支持自适应死区时间如果没有至少要在最恶劣工况下验证ZVS是否满足。4. MOSFET选型不只是看Rds(on)4.1 Coss和QgZVS设计的隐形参数选LLC的MOSFET很多人第一反应是看导通电阻Rds(on)和耐压Vds。这两个当然重要但对ZVS来说Coss和Qg同样关键甚至更关键。Coss决定了死区时间内需要放掉的电荷量。Coss越大需要的励磁电流越大或者死区时间越长。而Coss和耐压是矛盾的耐压越高Coss通常越大。所以LLC的MOSFET耐压不要选得太高600V的管子用在400V母线上就够了选650V或700V只会增加Coss对ZVS不利。Qg是栅极电荷决定了驱动损耗。LLC的开关频率高Qg大的管子驱动损耗大而且开通速度慢可能影响死区时间的控制。一般选Qg在几十纳库仑以内的管子。还有一个参数是Coss的非线性。MOSFET的Coss随Vds变化Vds高时Coss小Vds低时Coss大。这意味着放电过程不是线性的低压段放电慢需要更多时间。所以死区时间不能只按额定Coss算要看Coss曲线在低压段的数值。4.2 体二极管反向恢复对LLC的影响前面提过LLC的ZVS工作方式下体二极管导通时间短反向恢复问题比硬开关轻。但轻不代表没有。如果死区时间设得太长体二极管导通时间长反向恢复电荷Qrr就大开通时的电流尖峰会明显。选MOSFET时可以关注数据手册里的Qrr参数。一般来说沟槽型MOSFET的Qrr比平面型小但沟槽型的Coss可能大一些需要权衡。另外有些MOSFET内置了快恢复体二极管Qrr很小适合LLC应用但价格可能高一些。实测时如果发现开通电流有尖峰而且尖峰随死区时间增加而增大那大概率是体二极管反向恢复引起的。这时候可以尝试缩短死区时间或者换Qrr更小的管子。4.3 热阻系数与散热设计MOSFET的热阻系数Rθjc和Rθja决定了散热设计的难度。LLC的损耗虽然比硬开关小但也不是零。主要的损耗来源是导通损耗、励磁损耗、死区期间的体二极管损耗以及少量的开关损耗。导通损耗是I_rms²·Rds(on)其中I_rms是谐振电流的有效值。LLC的谐振电流是正弦波有效值和负载、Q值有关。励磁损耗是励磁电流在Lm的等效串联电阻上的损耗一般不大。死区期间的体二极管损耗是I·Vf·t_dead·fsVf是体二极管正向压降一般0.7V左右。散热设计时先算总损耗然后根据Rθja和环境温度算结温。如果结温太高要么换Rds(on)更小的管子要么加散热片。注意Rθja是在特定PCB条件下的值实际布局不同热阻会变化。最好用热像仪实测或者用热电偶测壳温反推结温。5. 实测波形怎么看ZVS成功与失败的判断5.1 看Vds和Vgs的时序关系判断ZVS是否成功最直接的方法是看下管的Vds和Vgs波形。把示波器调到上升沿触发同时抓Vgs和Vds。如果Vds在Vgs上升到阈值电压之前已经降到零说明ZVS成功。如果Vds还在高电平Vgs就上升了说明ZVS失败。更严格的做法是看Vds是否降到了零以下也就是体二极管是否导通。如果Vds在死区时间内降到-0.7V左右说明体二极管导通了ZVS是充分的。如果Vds只降到零附近就停了说明Coss刚好放完没有多余电流流过体二极管这也是ZVS但余量小负载或输入变化时可能丢失。我一般要求Vds在死区时间内能降到-0.3V以下留一点余量。如果只降到0V说明励磁电流刚好够稍微轻载就可能不够了。5.2 谐振电流波形透露的信息谐振电流的波形能看出很多问题。正常的LLC谐振电流应该是接近正弦的在死区时间内有一个平缓的斜率。如果谐振电流波形有畸变、振铃或者台阶说明谐振腔参数不对或者布局寄生参数太大。如果谐振电流在死区时间内变化太快说明励磁电流太大Lm可能取小了效率会受影响。如果谐振电流在死区时间内几乎不变说明励磁电流太小ZVS可能不充分。还有一个细节谐振电流的峰值和有效值。峰值决定了谐振电感和MOSFET的电流应力有效值决定了导通损耗。如果峰值太高可能是Q值太低或者Lr太小如果有效值太高可能是环流太大效率会下降。5.3 从效率曲线反推ZVS状态效率曲线是ZVS状态的间接反映。如果ZVS成功效率在额定负载附近应该有一个比较平的峰值轻载时效率下降但不至于暴跌。如果ZVS失败轻载时效率会明显下降因为轻载时励磁电流小ZVS最容易丢失。如果发现轻载效率特别低可以先怀疑ZVS丢失。用示波器看轻载时的Vds波形如果Vds在开通前没有降到零那就确认了。解决办法是减小Lm增大励磁电流或者加长死区时间但这两个都会牺牲一些满载效率需要权衡。还有一种情况是效率在某个负载点突然下降这可能是工作频率进入了容性区。用频率计看开关频率如果频率跳变或者不稳定说明控制器在容性区边缘振荡需要调整谐振腔参数让工作频率远离fr1。6. 我踩过的几个坑和对应的解法6.1 谐振电感饱和导致ZVS突然丢失有一次调一个200W的LLC满载时ZVS很好效率也不错但加载到150W左右时突然效率暴跌波形一看ZVS丢了。查了半天发现是谐振电感饱和了。谐振电感的峰值电流超过了磁芯的饱和电流电感量骤降谐振频率偏移工作点跑到了容性区。这个坑的教训是谐振电感的饱和电流要按最大谐振电流峰值来选而且要留至少30%的余量。谐振电流峰值不仅和负载有关还和输入电压有关最低输入电压时峰值最大。选磁芯时除了看饱和电流还要看温升因为电感量随温度也会变化。后来换了一个更大尺寸的铁粉芯电感饱和电流够了问题解决。铁粉芯的优点是饱和特性软即使短暂饱和也不会完全失去电感比铁氧体安全一些。但铁粉芯的损耗比铁氧体大需要权衡。6.2 死区时间设得太短导致体二极管反向恢复另一个项目里为了追求效率把死区时间设得很短只有80ns。满载时ZVS看起来没问题但EMI测试时辐射超标而且MOSFET发热比预期大。用示波器仔细看开通瞬间的电流波形发现有一个明显的尖峰尖峰随死区时间增加而减小。这就是体二极管反向恢复的问题。死区时间太短Coss还没放完电体二极管还没来得及导通管子就开通了。这时候Coss的电荷和体二极管的反向恢复电荷叠加在一起形成电流尖峰。把死区时间加到150ns后尖峰消失EMI也改善了。这个坑说明死区时间不是越短越好要保证Coss充分放电同时让体二极管有一个短暂的导通时间把反向恢复电荷释放掉。具体多长要看Coss和体二极管的特性实测调整最靠谱。6.3 布局寄生参数让ZVS波形振铃还有一个坑是布局问题。谐振腔的走线太长寄生电感大导致死区时间内Vds波形有振铃ZVS不稳定。特别是谐振电容和MOSFET之间的走线要尽量短而粗减小寄生电感。另外MOSFET的源极走线也很关键。源极电感会影响栅极驱动回路导致开关速度变慢死区时间控制不准。我一般会把源极走线加粗并且尽量靠近栅极驱动芯片。还有一个细节是谐振电容的选型。谐振电容要选低ESR、低ESL的比如薄膜电容或者C0G陶瓷电容。电解电容的ESL大不适合做谐振电容。如果谐振电容的ESL大谐振频率会偏移而且波形会有振铃。6.4 轻载ZVS丢失的几种补救方案轻载时ZVS丢失是LLC的常见问题因为轻载时励磁电流小Coss放不完电。补救方案有几种一是减小Lm增大励磁电流。代价是满载时环流损耗增加效率下降。一般Lm减小20%到30%可以明显改善轻载ZVS但满载效率可能降1到2个百分点。二是加长死区时间。轻载时用更长的死区时间让Coss有更多时间放电。如果控制器支持自适应死区时间这个问题就解决了。如果不支持可以设一个折中的死区时间兼顾轻载和满载。三是进入间歇模式burst mode。轻载时让LLC间歇工作工作一段时间停一段时间这样在工作期间励磁电流足够大ZVS能实现。间歇模式的缺点是输出纹波大可能影响负载。四是加假负载。轻载时加一个假负载让LLC始终工作在足够大的负载下。这个方案简单但效率低只适合对效率要求不高的场合。我一般优先用自适应死区时间如果没有就减小Lm加折中死区时间。间歇模式在待机功耗要求高的场合可以用但要注意纹波和噪声。7. 从入门到精通下一步可以深挖的方向LLC的基础设计和调试方法掌握之后还有几个方向可以继续深入。一个是三相LLC谐振变换器适合更大功率的场合三相交错可以减小输入输出纹波但控制复杂度高需要考虑三相之间的均流问题。另一个是数字控制LLC用DSP或者专用数字控制器实现自适应死区时间、自适应频率控制能进一步优化效率和动态响应。还有一个方向是磁集成把谐振电感和变压器集成在一个磁芯里减小体积和成本。磁集成设计需要仔细考虑磁芯的磁路和耦合系数设计难度大但收益也大。不管往哪个方向走ZVS始终是LLC的核心。把ZVS的机理吃透把参数设计和实测调试的方法练熟后面遇到再复杂的拓扑也能触类旁通。我在实际项目中最大的体会是LLC的很多问题不是算出来的是测出来的。理论计算给方向实测波形给答案两者结合才能把LLC调好。
