硬件测试 - 电源测试（二）：上电时序、启动/关断波形、负载调整率、线性调整率、效率测试

各位好，咱们接着聊电源测试。上一章我们把纹波、噪声、过冲这些“硬指标”啃了一遍。这一章，咱们来点更“动态”的——上电时序、启动关断波形、还有几个调整率。这些测试，说白了就是看电源在“变”的时候，到底稳不稳。我个人习惯，拿到一块新板子，先不急着测纹波。我会先挂上示波器，看看上电那一刻发生了什么。为什么？因为很多“死机”、“复位异常”的坑，都埋在上电瞬间。一、电源上电时序测试现在的板子，尤其是带FPGA、CPU、DDR的，往往需要多路电源。比如核心电压1.1V、IO电压3.3V、DDR电压1.35V。它们上电的先后顺序，是有严格要求的。为什么要测时序？你想想看，如果DDR的VDDQ先上电了，但VTT还没起来，那DDR内部的IO buffer可能处于一个不确定状态，轻则漏电，重则锁死。我在项目中遇到过，一块FPGA板子，10块里有3块起不来。查了三天，最后发现是1.0V核心电压比1.8V辅助电压晚到了2ms。FPGA内部的上电复位逻辑直接罢工了。测试方法：探头准备：用4通道示波器，每个通道接一路电源。探头用10x档，带宽限制关掉。触发设置：用最早上电的那一路作为触发源，触发边沿设为上升沿，触发电平设在标称电压的50%。时基设置：根据电源启动时间，一般设10ms/div到100ms/div。如果电源有软启动，可能要到几百毫秒。抓取波形：反复上电几次，看各路电源的上升沿是否满足datasheet里的“斜坡时间”和“延迟时间”。关键判据：各路电源的上升斜率（dV/dt）是否在芯片允许范围内？太陡会过冲，太缓可能导致芯片无法正确复位。各路电源之间的延迟时间（Td）是否满足要求？比如要求Vcore比Vio早10ms，那实测必须大于10ms。