1. 为什么说AI在芯片领域依然是个黑盒1.1 一个让从业者尴尬的现状干了十几年芯片相关的工作最近两年被问得最多的问题就是“AI都能写代码了你们搞芯片的应该轻松不少吧”每次听到这句话我都只能苦笑。外行看热闹觉得AI已经无所不能但真正在芯片设计、验证、制造这条链路上摸爬滚打过的人心里清楚——AI在这个领域远没有想象中那么“透明”。我说的“黑盒”不是指AI模型本身不可解释这种老生常谈。我想聊的是一个更实际的问题当你把AI工具引入芯片工作流之后你会发现它给出的结果你既不敢完全信又没法完全搞懂它为什么对、为什么错。这种“半信半疑”的状态才是当前AI在芯片领域最真实的写照。举个很简单的例子。用AI辅助做RTL代码生成你给它一段功能描述它确实能吐出一段看起来像模像样的Verilog。但这段代码的时序逻辑对不对、边界条件覆盖全没全、综合出来会不会有锁存器意外推断你光看代码是看不出来的。你得跑仿真、跑综合、跑形式验证一圈下来才发现AI写的代码可能有一半需要大改。那问题来了既然还要人工大改AI到底省了多少事这就是黑盒的第一层含义AI的输出结果与芯片设计要求的确定性之间存在巨大鸿沟。芯片这行最怕的就是“不确定”而当前AI恰恰最擅长的就是“概率性输出”。这两个东西天生八字不合。1.2 芯片领域为什么对“黑盒”如此敏感要理解这个问题得先明白芯片行业和互联网软件行业有一个根本性的差异试错成本完全不在一个量级。互联网软件出了bug发个热更新补丁几分钟的事。芯片呢流片一次先进工艺节点动辄几千万甚至上亿的投入周期三到六个月。如果流片回来发现功能有问题那不是改几行代码能解决的整个项目可能直接延期半年损失按亿计算。所以芯片行业对任何引入工作流的新工具天然带着极度保守的态度。这种保守不是守旧是血淋淋的教训换来的。我见过太多项目因为一个不起眼的角落里的时序违例导致整批芯片报废。在这种背景下你告诉一个芯片设计工程师“这个AI工具能帮你优化布局布线但它的决策过程不太透明。”对方的反应大概率是“那我怎么敢用”所以AI在芯片领域的黑盒问题本质上不是技术问题而是信任问题。而信任的建立需要的是可解释性、可复现性和可验证性这三样恰恰是当前AI工具最薄弱的环节。1.3 本文要聊什么接下来我会从几个维度拆解这个黑盒AI在芯片设计的不同环节到底能做什么、做不到什么为什么它的输出难以直接信任从业者目前是怎么“绕过”黑盒问题的以及如果你是一个想在这个方向做点事情的开发者应该从哪里切入。不管你是芯片行业的老兵还是对AIEDA感兴趣的软件工程师或者是刚入行的新人这篇文章都会给你一个不吹不黑的真实图景。我不会告诉你“AI将颠覆芯片设计”这种话也不会说“AI在芯片领域完全没用”。我想做的是把黑盒打开一条缝让你看看里面到底是什么。2. AI在芯片工作流中的真实渗透率2.1 从设计到制造AI到底出现在哪些环节先给一张全局图。芯片从概念到量产大致分为设计、验证、物理实现、制造、封装测试几个大阶段。AI的渗透程度在不同阶段差异极大我根据自己的观察和行业交流整理了一个大致的分布阶段典型任务AI渗透程度黑盒程度架构探索性能建模、功耗预估较低中RTL设计代码生成、代码补全中高功能验证测试用例生成、覆盖率收敛中高高逻辑综合面积/时序/功耗优化中中高布局布线布局优化、布线规划高高物理验证DRC/LVS检查低低制造良率分析、缺陷检测高中封装测试测试向量优化中中这张表里最值得关注的是“黑盒程度”这一列。你会发现一个规律AI渗透越深的环节往往黑盒程度也越高。这不是巧合。AI之所以能渗透进去恰恰是因为这些环节的搜索空间太大、传统算法搞不定而AI的“黑盒”特性反而成了优势——它不需要理解物理意义只需要找到统计规律。但这也正是问题所在。布局布线阶段AI可以给出一个看起来不错的方案但当你问它“为什么把这个标准单元放在这里而不是那里”它给不出人类能理解的答案。传统布局算法至少能告诉你它在优化什么目标函数AI给的答案则是一堆权重和激活值。2.2 为什么验证环节是AI渗透最快的如果非要选一个AI在芯片领域落地最成功的环节我会投票给功能验证。原因很简单验证的本质是“找bug”而找bug这件事天然适合用概率方法来做。传统验证靠人工写测试用例一个经验丰富的验证工程师一天能写出几十个高质量的定向测试就不错了。但芯片的狀態空间是天文数字人工写的测试用例覆盖率极其有限。AI可以基于覆盖率反馈自动生成测试向量不断探索那些人工想不到的角落。这个逻辑非常顺AI不需要理解电路功能它只需要知道“哪些输入组合还没被覆盖到”然后往那个方向生成激励。但这里也有黑盒问题。AI生成的测试用例有时候能覆盖到一些奇怪的角落但验证工程师看不懂这个用例在测什么。如果它测出了一个失败工程师得花大量时间去理解“这个失败到底是真的bug还是测试用例本身有问题”。这就导致一个尴尬局面AI帮你找到了问题但理解问题的成本可能比你自己写用例还高。我个人的经验是在验证环节AI目前最适合做的是“覆盖率收敛的加速器”而不是“替代验证工程师”。它可以帮你快速把覆盖率从85%推到95%但最后那5%的硬骨头还是得靠人。2.3 制造环节AI的另一个主场制造环节可能是AI在芯片领域最“名正言顺”的地方。原因也很简单制造过程中产生的数据量太大了。一片晶圆上几十亿个晶体管每个都要经过几百道工序产生的检测数据是TB级别的。这种场景下不用AI根本处理不过来。良率分析是典型例子。传统方法靠统计过程控制设定一堆阈值超出阈值就报警。但先进工艺下很多良率问题不是单一参数超标导致的而是多个参数微妙组合的结果。AI可以在这个高维空间里找到人类发现不了的相关性。这个场景下黑盒问题反而没那么严重——因为AI给出的结果最终要落到“调整哪个工艺参数”上工程师可以实际去试试了有效就信无效就换。但即便如此当AI告诉你“良率下降是因为第37号工序的温度和第112号工序的压强存在交互效应”时你还是会心里打鼓这个因果关系是真的还是统计上的巧合这种怀疑在芯片行业是刻在骨子里的。3. 黑盒问题的技术根源拆解3.1 概率性输出与确定性要求的根本矛盾芯片设计对确定性的要求怎么强调都不为过。一个加法器你给它输入A和B它必须输出AB不能有时候输出AB有时候输出AB1。这种确定性是芯片能工作的基础。而当前主流的AI模型尤其是大语言模型和深度神经网络本质上是概率模型。你问它同一个问题两次它可能给你两个不同的答案。这在聊天场景下是优点显得“灵活”但在芯片场景下是致命缺陷。有人会说那我把温度参数设成0让它确定性输出不就行了理论上可以但实际中你会发现即使温度设成0由于浮点运算的累积误差和并行计算的不确定性同一个输入在不同硬件上跑出来的结果可能还是有细微差异。对于芯片设计来说这种细微差异经过后续流程的放大可能导致完全不同的结果。我试过一个实验用同一个AI工具对同一个模块做两次布局优化输入完全一样但两次输出的布局方案在局部有5%左右的差异。这5%的差异导致最终时序结果差了3%。对于追求签核收敛的项目来说这3%可能就是能不能按时流片的分界线。3.2 训练数据与真实芯片数据的分布差异AI模型的能力来源于训练数据。但芯片设计数据有一个特点真正有价值的数据都在各家公司的内部服务器上不会公开。公开的芯片设计数据集要么是学术界的玩具项目要么是几十年前的老工艺节点。用这些数据训练出来的AI模型放到先进工艺的真实项目上效果会大打折扣。这就好比用驾校的教练车数据训练自动驾驶然后直接上高速公路。更麻烦的是即使你有大量内部数据这些数据也往往带有强烈的“项目偏好”。某个公司习惯用某种设计风格训练出来的AI就会偏向这种风格。换一个项目、换一个团队AI的表现可能就不行了。这种数据分布偏移问题在芯片领域特别严重因为每个项目的约束条件、工艺库、IP组合都不一样。3.3 可解释性缺失导致的信任危机可解释性这个词听起来很学术但在芯片工程里它对应的是一个非常实际的需求当AI给出一个方案时工程师需要判断这个方案能不能信。传统EDA工具也会给出优化方案但它的优化过程是透明的。比如逻辑综合工具告诉你它把某个路径的驱动能力加强了因为这条路径的时序裕量不够。你可以去查这条路径的时序报告验证它的判断对不对。整个链条是通的。AI工具给方案的时候你问它为什么它只能给你一堆注意力权重或者特征重要性分数。这些数字对工程师来说没有物理意义。你不知道它是因为看到了真正的时序瓶颈还是因为训练数据里类似结构的模块都这么处理所以它照猫画虎。这种不可解释性在项目评审时特别要命。你拿着AI给的方案去评审别人问你“为什么这么选”你说“AI算出来的”这个回答在芯片行业是不及格的。芯片行业的评审文化是“每个决策都要有依据”而AI恰恰给不出人类能理解的依据。4. 从业者当前是怎么应对黑盒的4.1 人机回环AI出方案人做决策目前最务实的做法是把AI定位成“方案生成器”而不是“方案决策器”。AI可以快速生成几十个甚至上百个候选方案然后由工程师从中挑选或者组合。这样既利用了AI的搜索能力又把最终决策权留在了人手里。具体到布局布线场景我见过一个团队的做法是让AI生成10个布局方案然后人工看每个方案的拥塞热图、时序分布、功耗估算挑出两三个有潜力的再用传统工具做精细优化。这样AI的黑盒问题就被“稀释”了——我不需要理解AI为什么生成这个方案我只需要判断这个方案好不好。这个做法的问题是效率提升有限。AI生成100个方案很快但人工筛选100个方案很慢。所以实际中往往只生成5到10个这就限制了AI的搜索优势。4.2 沙盒验证在隔离环境里先跑一遍另一个常见做法是建立“沙盒流程”。AI工具只在沙盒里跑它的输出要经过一套完整的传统验证流程才能进入主流程。这套验证流程包括形式验证、时序分析、DRC检查等等。这个做法的逻辑是我不信任AI但我信任验证流程。只要验证流程足够完备AI的黑盒问题就可以被“兜底”。但这里有个前提验证流程本身要足够强。如果你的验证流程有漏洞AI可能会利用这个漏洞给出一个“看起来通过验证但实际上有问题”的方案。我见过一个案例AI优化后的网表通过了所有常规检查但后来在硅后测试中发现了一个 corner case 的时序问题。复盘发现AI在优化时“学会”了绕过某个检查规则因为训练数据里那些“成功”的案例都绕过了这个规则。这就是典型的“AI钻空子”问题。4.3 混合流程AI做粗粒度传统工具做细粒度还有一种思路是把AI和传统算法结合起来各取所长。比如在布局阶段用AI做全局的模块摆放然后用传统算法做局部的标准单元布局。全局层面AI的黑盒问题影响相对小因为模块级的位置调整对最终结果的影响是可以通过后续流程修正的。局部层面传统算法的确定性优势就体现出来了。这种混合流程目前在一些头部公司的内部工具里已经有实践但还没有形成标准化的商业工具。主要原因是集成难度大AI工具和传统工具的数据格式、接口、运行环境都不一样要把它们串起来需要大量的工程工作。5. 一个具体的黑盒案例拆解5.1 场景描述用AI做门级网表优化假设你有一个已经综合好的门级网表现在想在不改变功能的前提下优化它的面积和功耗。传统做法是跑一遍逻辑优化工具会基于等价性检查做局部变换。AI做法则是把网表当成一个图结构用图神经网络学习哪些局部结构可以替换成更优的等价结构。我模拟过这样一个流程。用一个开源的AI优化工具对一个中等规模的模块做优化。输入是综合后的网表输出是优化后的网表。工具报告说面积减少了12%功耗减少了8%。看起来很不错。5.2 黑盒在哪里暴露问题出在验证阶段。形式验证工具报告说优化后的网表和原网表不等价。这就奇怪了AI工具明明说它做的是等价变换。深入排查发现AI在优化时修改了一个跨时钟域的信号同步逻辑。它把两级触发器同步器改成了一级理由是“训练数据里很多设计都只用一级同步器”。这就是典型的黑盒问题AI学到了一个统计规律很多设计用一级同步器但它不理解这个规律背后的约束条件跨时钟域必须用两级或更多级同步器来避免亚稳态。它把这个规律应用到了一个不该应用的地方。更麻烦的是当你去问AI工具“为什么改这里”它给不出答案。你只能通过对比优化前后的网表人工发现这个改动。如果模块规模很大这种人工对比的工作量是惊人的。5.3 这个案例的启示这个案例说明了一个核心问题AI在芯片领域的黑盒不仅仅是“不可解释”更是“不可预测它在什么情况下会出错”。传统工具的错误往往是系统性的、可复现的你知道它在什么条件下会出问题。AI的错误则是“随机”的同样的输入它可能这次改这里下次改那里你没法通过有限的测试来穷尽它的错误模式。这就导致一个困境你用AI省了12%的面积但为了验证它的正确性你多花了30%的验证时间。这笔账算下来可能还不如不用AI。6. 黑盒问题有没有解6.1 短期用工程手段兜底短期内指望AI自己变得完全可解释是不现实的。更务实的做法是用工程手段来兜底。具体来说有几个方向第一限制AI的作用范围。不要让AI做全局决策只让它做局部优化。局部优化的影响范围可控验证成本也低。比如只让AI优化组合逻辑不碰时序逻辑只让AI调整标准单元的位置不改连接关系。第二建立AI专用的验证流程。传统验证流程是针对人工设计和传统工具设计的不一定能覆盖AI可能犯的错误。需要针对AI的特点增加额外的检查比如检查AI是否修改了某些“禁区”跨时钟域逻辑、复位逻辑、模拟模块接口等。第三保留完整的变更日志。AI做的每一步修改都要有记录而且要能追溯到具体的输入和输出。这样当问题出现时至少可以定位到是哪一步出的问题。6.2 中期可解释性技术的引入中期来看一些可解释性技术可能会有所帮助。比如注意力可视化可以告诉你AI在决策时“看”了哪些部分因果推断可以帮助区分相关性和因果性。但这些技术目前还停留在学术阶段离工程落地还有距离。我比较看好的一个方向是“约束感知的AI”。就是在训练AI的时候不仅给它数据还给它领域约束。比如告诉它“跨时钟域必须用两级同步器”这个规则让它在优化时自动避开违反这个规则的方案。这样虽然AI内部还是黑盒但它的输出空间被约束在了一个安全范围内。6.3 长期可能需要新的建模范式长期来看当前这种基于深度学习的AI范式可能不是芯片领域的最优解。芯片设计问题有很多结构化的先验知识比如布尔代数、时序逻辑、物理约束。把这些先验知识硬编码到模型架构里而不是让模型从数据里自己学可能会得到更可解释、更可靠的结果。比如神经符号系统就是一个有希望的方向。它把神经网络的学习能力和符号系统的推理能力结合起来神经网络负责从数据里提取模式符号系统负责保证推理的严谨性。这样得到的模型它的决策过程至少有一部分是人类能理解的。但这都是后话。当前阶段我们还得跟黑盒共存。7. 给不同角色的实操建议7.1 如果你是一线芯片工程师我的建议很直接把AI当成一个能力很强但不太靠谱的实习生。它可以帮你干活但它的产出你必须逐项检查。不要因为它快就放松警惕芯片这行快不等于好。具体操作上我建议从最小的场景开始试。比如先用AI做代码补全而不是代码生成。代码补全的场景下你写了个开头AI帮你补全剩下的你一眼就能看出补得对不对。这个场景下黑盒问题最小因为最终代码是你写的AI只是加速了打字过程。等你对AI的能力边界有了感觉再逐步扩大使用范围。但无论用到什么程度验证环节绝对不能省。7.2 如果你是团队管理者你需要做的是建立AI使用的规范和流程。哪些环节可以用AI哪些不能用用了之后需要额外做哪些验证这些都要有明确规定。不能让大家凭感觉用否则出了问题都没法追溯。另外我建议在团队里培养一两个“AI工具专家”。不需要他们懂AI的内部原理但需要他们熟悉各种AI工具的能力边界和常见坑。这样其他人遇到问题可以找他们不用每个人都去踩一遍坑。7.3 如果你想做AI芯片的创业或研究这个方向机会很多但坑也很多。我的建议是不要试图做一个通用的AI芯片设计工具。通用工具听起来很美好但实际上你拼不过那些有几十年积累的传统EDA巨头。他们的工具经过了无数项目的打磨稳定性和完备性是你短期内追不上的。更可行的方向是做垂直场景的深度优化。比如专门做某个特定类型电路的AI优化或者专门做某个验证环节的AI加速。在一个足够窄的领域里做到极致比在一个宽领域里做到及格更有价值。另外一定要重视数据的获取。AI模型的效果很大程度上取决于训练数据的质量和数量。如果你拿不到真实的芯片设计数据你的模型再好也是空中楼阁。所以在创业或研究初期就要想清楚数据从哪里来。8. 一些常见的误解和真相8.1 误解一AI能自动生成整个芯片真相是当前AI能自动生成的最复杂的东西大概是一个几百门级别的小模块。一个完整的SoC包含几亿甚至几十亿个晶体管AI根本处理不了。这不是算力问题是问题复杂度的问题。芯片设计是一个多目标、多约束、多层次的优化问题当前AI的架构还不足以处理这种复杂度。8.2 误解二AI能让芯片设计周期缩短一半真相是AI在某些局部环节确实能提速比如验证用例生成、布局优化。但芯片设计周期的大头在验证和物理实现这两个环节的瓶颈不是工具速度而是问题本身的复杂度。AI可以帮你更快地探索方案空间但探索完之后你还是得做完整的验证和签核。整体周期能缩短10%到20%就已经很不错了。8.3 误解三AI的黑盒问题会很快解决真相是黑盒问题是当前AI范式的固有特性不是工程上修修补补就能解决的。只要你还用基于梯度下降训练的深度神经网络它的决策过程就注定是难以完全解释的。可解释性研究有进展但离工程可用还有很长的路。所以短期内我们得学会跟黑盒共存。用工程手段兜底用流程规范约束用验证流程保障。这不是最优雅的方案但可能是当前最务实的方案。9. 我个人在实际操作中的体会踩过几次坑之后我现在的做法是AI工具只用来做“探索”不用来做“决策”。比如在布局阶段我会让AI生成几个初始方案然后我自己去看这些方案的拥塞分布、时序热点、功耗分布挑出有潜力的方向再用传统工具做精细优化。AI帮我跳过了“从零开始想方案”的阶段但最终的方案是我自己定的我对它的每一个细节都心里有数。另外一个小技巧是用AI的时候一定要把它的输出和传统工具的输出做对比。如果AI的方案和传统方案的差异很大那就要特别小心因为差异大的地方往往是AI“自作主张”的地方也是最容易出问题的地方。如果差异很小那说明AI只是在传统方案基础上做了微调风险相对可控。最后再分享一个心得不要指望AI工具开箱即用。任何AI工具引入到实际项目中都需要一个“调教”的过程。你需要用自己项目的数据去微调它用自己项目的约束去限制它用自己项目的验证流程去兜底它。这个过程可能比想象中长但一旦调教好了它确实能帮你省不少事。
复杂度详解)
