1. 先算账温漂指标对系统精度的伤害到底有多大做模拟IC设计的朋友都知道带隙基准Bandgap Reference属于那种“看起来人人都能做做好却非常难”的模块。前几年我带过一个数据采集的项目系统指标要求整机在全温度范围 -40℃ 到 125℃ 内ADC 的微分非线性和增益误差都要控制在 12bit 以内。第一版基准用的是一阶补偿带隙仿真温漂大概 18ppm/℃。结果整机联调的时候高温端增益误差直接超标。后来换成高阶补偿结构温漂压到 2ppm/℃ 以内整机指标才算立住。从那以后我就养成了一个习惯拿到一个系统指标先把基准的温度漂移预算算清楚再决定用什么结构的基准。计算方式其实很简单如果基准电压是 1.25V温漂是 10ppm/℃工作温度范围是 165℃-45℃ 到 120℃那基准本身的电压偏移就是ΔVref Vref × 温漂 × ΔT 1.25V × 10ppm/℃ × 165℃ 2.06mV这个数字放到系统里去看就很吓人了。假设后面接的是一个 12bit ADC满量程是 2.5V那么 1LSB 大约是 0.61mV。基准温漂吃掉 3 个多 LSB 的误差而且这个误差是直接叠加到转换结果的换算成 dB 就是 SNR 和 SFDR 双双变差。可别以为这是极端情况——很多工业控制、车载传感器、精密仪器产品工作环境温度范围恰恰就是这么宽。也就是说凡是要求“看绝对电压”的场合比如电压检测、过压保护阈值、电池电量计量、高精度 DAC 输出基准的温漂都直接决定系统能不能达到标称精度。再往细了说系统里还有另一个容易忽略的项基准的温漂不是线性的。一阶补偿的带隙基准其温漂曲线是一个“拱形”——低温段往下弯、高温段往上翘中间某个温度点顶在最高处。如果你只做事后软件校准只能在某个温度点上校准掉固定误差却无法把整条曲线的形状拉平。高阶温度补偿的核心价值正是把这条“拱形曲线”在数学和电路层面都压平把剩余温漂从几十 ppm/℃ 拉回到个位数 ppm/℃甚至做到亚 ppm/℃ 级别。这篇文章不想堆砌教科书公式我想把我在实际项目中验证过的设计思路、补偿电路推导、版图匹配和测试踩坑记录完整沉淀下来。适合正在做基准模块的模拟工程师、刚开始接触 Bandgap 的研究生以及做系统集成时需要判断“这个基准到底能不能用”的硬件工程师。会把关键原理讲透但更侧重“电路到底怎么落地、失配怎么控制、测试怎么不被假象骗过去”。2. 带隙基准的温度非线性是从哪里冒出来的2.1 一阶补偿只能消掉“线性部分”剩下的都是曲率带隙基准的基本思想是晶体管的基极-发射极电压 VBE 随温度近似线性下降CTATComplementary To Absolute Temperature而两个不同电流密度下的 VBE 之差 ΔVBE 等于热电压 VT 乘以一个常数VT 本身随温度正比上升PTATProportional To Absolute Temperature。把 CTAT 和 PTAT 按合适的权重相加就能让一阶温度系数在某个温度点附近为零。这个思路大家都很熟。但在实际工艺里VBE 随温度的变化并不是一条完美直线。更准确的表达式要写成VBE(T) VG0 - (VG0 - VBE0) × (T / T0) - (η - m) × VT × ln(T / T0)其中 VG0 是外推到绝对零度的硅带隙电压大约 1.205VVBE0 是参考温度 T0 下的基极-发射极电压η 是与工艺相关的常数通常在 3 到 4 之间m 是与集电极电流温度特性相关的指数PTAT 电流下 m≈1恒定电流下 m≈0。关键就在最后一项。它带着 ln(T/T0)是一个“上凸”的非线性函数。一阶补偿只能把第一项和第二项的线性部分抵消干净却对对数项毫无办法。结果就是基准电压在低温端负向弯曲在高温端正向弯曲形成一个“开口朝上”的抛物状残差这个残差在宽温度范围下往往有 5mV 到 15mV 的量级。换算成 ppm就是几十 ppm 的温漂。2.2 曲率在高低温两端谁更严重实际工艺里的不对称性仿真或实测中你会发现一阶补偿后的温漂曲线并不完全对称。低温段-40℃ 到 27℃的下弯往往比高温段27℃ 到 125℃的上翘更明显。原因有两层一是对数项 ln(T/T0) 本身在 T 低于 T0 时变化更抖二是低温下三极管的 β电流增益下降基极电流不可忽略如果偏置电路没有做 β 补偿VBE 的实际值和理想表达式又会出现偏差。所以当我判断一个新设计需要做到什么程度时会先看两条曲线一条是 27℃ 下做一阶修调后的残余温漂曲线另一条是 -40℃ 和 125℃ 两个端点的仿真极值。如果端点的偏移量超过 3mV基本可以判断必须要上高阶补偿。如果只有 1mV 左右那么用优化版的一阶补偿加精细修调可能也够用。这里插一句我踩过的坑有些工艺库的模型对 VBE 低频特性拟合得很准但对高温端的大注入效应和寄生 PNP 管的基区宽度调制建模并不充分。仿真报告说 2ppm/℃流片回来实测却跑到 15ppm/℃差的就是模型和真实器件之间的“曲率形状差异”。所以设计余量一定要留够不要看着仿真结果很漂亮就缩减补偿电路。2.3 一阶补偿里“权重”是怎么出错的最大来源有经验的工程师都知道一阶带隙的权重由两个电阻比决定。通常是把两条支路做成 1:N 的电流密度比再把 ΔVBE 放大 K 倍加到 VBE 上。K 的表达式里既有电阻比也有比例系数。这带来一个隐患电阻的热系数和电阻之间的失配会直接变成基准温漂的一部分。举个例子如果两条支路里的两个电阻在版图上没有做成完全相同的结构和朝向电阻值随温度的变化可能差 2% 到 5%。这个差值乘以 ΔVBE 的权重在主输出上直接引入一个伪温度系数。更麻烦的是它还会改变补偿点位置让曲率校正的“零温漂点”发生偏移。这也就是为什么高阶补偿电路即使原理上能压到亚 ppm 级实际做出来的结果也经常是“原理很好、结果拉胯”——因为版图上电阻匹配做的不好高阶项再怎么调也补不回低阶误差。3. 高阶补偿方案解剖曲率校正、分段线性、非线性求和3.1 主流的四类方案各自的面积和精度账高阶温度补偿在文献里的方案非常多归纳下来大致是四个流派对数曲率校正在基准电流里额外注入一个与 ln(T/T0) 成比例的补偿量去抵消 VBE 固有的对数曲率。优点是原理直接缺点是补偿量的产生电路本身对温度和工艺敏感实际精度受限于内部器件的匹配。分段线性校正把温度范围分成几段每一段用一个比较器判定当前温度处在哪个区间再往基准输出端叠加线性修正电流。优点是设计直观仿真收敛快缺点是它本质上仍是“接了很多段的折线”温度分界点附近的残留拐点很难消除而且比较器的失调会直接影响拐点位置。非线性求和利用一个工作在弱反型区或亚阈值区的 MOS 管产生一个与 T² 或与 T·lnT 近似成比例的电流叠加到求和节点上。这个方法面积小、功耗低是当前中等精度设计里最主流的方式。数字辅助校准把温漂曲线先测出来存进查找表再用 DAC 或修调字去反向补偿。精度可以做得非常高但需要额外增加数字逻辑、测试时间和校准流程适合对成本不敏感的高端产品。为了便于直观对比我把我在选型时关注的几个维度列一下方案面积开销功耗开销温漂潜力修调复杂度量产一致性对数曲率校正中低2~5ppm/℃中中分段线性校正中高低1~3ppm/℃高中非线性求和低低1~3ppm/℃中较高数字辅助校准高中1ppm/℃很高高从我个人经验看在没有数字资源可用的纯模拟项目里“非线性求和 少量修调位”是性价比最高的路线。它不需要太多额外面积也更不容易被比较器的失调拖累。3.2 为什么“亚阈值曲率补偿法”最容易在流片中成活在我做过的几个项目里最稳的补偿方法是靠一个 MOS 管工作在亚阈值区来产生补偿电流。原理可以这么理解亚阈值区 MOS 管的漏电流与栅源电压呈指数关系而指数里的分母正好是热电压 VT。当你把一个与 PTAT 电压成比例的电压加到栅源之间时沟道电流会呈现出强烈的超线性温度特性——近似于 T² 甚至更高阶。把这个电流镜像进求和节点就能把 VBE 的 ln(T/T0) 抵消到只剩一个很小的残余项。这个方案能“成活”核心在于几个原因亚阈值 MOS 管只需要一个晶体管和两个偏置电阻面积占用极小。补偿电流的方向、转折点可以通过栅极电压偏置来灵活设置设计自由度大。相比依赖多晶硅电阻温度系数的分段线性法它更少受电阻绝对值和温度系数的影响。当然它也有一个致命软肋亚阈值区电流对 MOS 管的阈值电压 VTH 失配非常敏感。VTH 差 10mV补偿电流可能就差 20% 以上。所以版图上这一颗晶体管必须放在整个基准版图的几何中心位置周围用 dummy 管包围并且它的漏端结点不要接入任何大电流开关。另一个经验是补偿管的沟道长度选 1μm 到 2μm不要追求最小沟道长度长沟道能显著降低 DIBL 效应带来的额外非线性。3.3 高阶补偿的“补偿点”选择放在电路哪个节点补偿电流可以注入的位置通常有三个注入到基准输出电压的反馈环路内部好处是能被运放的环路增益整形但由于环路带宽有限补偿电流出现阶跃时会产生稳定时间问题。直接注入到基准输出节点实现最简单但输出阻抗会受补偿电流源输出阻抗影响负载调整率会变差。注入到 PTAT 电流镜的镜像端改变 PTAT 电流的温度阶数间接改变 ΔVBE 的放大倍数从而补偿曲率。这种方式不会给输出节点增加任何额外寄生是性能最好的做法但需要一个额外的电流镜分支设计时要特别留意电流镜的镜像精度。我的习惯是把补偿电流拆成两部分主补偿部分注入 PTAT 电流镜的镜像端剩下一小部分比如 10%用来做后期微调注入到输出节点。这样既保证了主环路性能又能给测试阶段的修调留出余地。4. 从指标到电路一款可复用的高阶补偿带隙设计4.1 电路整体架构与运放约束下面给出一个我在某 0.18μm BCD 工艺上验证过的结构。整套电路由四部分组成启动电路、一阶带隙核心、亚阈值曲率补偿电流源、以及共源共栅输出级。带隙核心采用标准的“运放 双 PNP 电阻网络”结构。两只 PNP 管选择 1:8 的发射极面积比保证 ΔVBE 有足够的温度斜率。运算放大器的作用是把两个输入端节点强制到近似相等使得左边支路和右边支路的电流比例只由电阻比决定。运放的设计是整个基准的基石。这里有几个硬约束输入失调电压必须小于 100μV否则失调温漂折算到输出的误差远大于高阶补偿的收益。建议采用输入对管尺寸放大并用 chopper 稳定技术或者至少做 trim 补偿。运放的开环增益在工艺角最差情况下要大于 80dB否则两个输入节点的残差会在高温端大幅增加。运放自身的电源抑制比PSRR要好因为基准通常用在 LDO 或 DC-DC 系统里电源纹波和负载突变都会通过运放耦合到输出。为了不干扰文章主线这里不把运放全电路贴出来。设计时我是直接用一个折叠共源共栅加 AB 类输出级的五管运放输入对管用 PMOS尺寸做到 W/L 40μm / 2μm交叉耦合匹配。4.2 一阶带隙核心的电阻网络取值推导带隙核心的输出电压可以写成一个很常见的公式VREF VBE,Q2 (R2 / R1) × VT × ln(N)其中 N 是两管电流密度比取 8ln(8) 2.079。为了让一阶温度系数在 27℃ 附近为零需要满足∂VREF / ∂T ∂VBE,Q2 / ∂T (R2 / R1) × (k / q) × ln(N) 0典型工艺下VBE 的温度系数约 -1.8mV/℃VT 的温度系数约 0.087mV/℃。把数值带入(R2 / R1) × 0.087 × 2.079 ≈ 1.8算出来电阻比大约等于 9.95。所以我把 R2/R1 取成 10。在 1.25V 输出下R1 取 100kΩR2 取 1MΩ。这里电阻绝对值大是为了控制功耗同时也能让流过 PNP 的电流保持在一个较低的电流密度从而减小 VBE 的绝对值和曲率。这里有个容易忽略的细节VBE 的温度系数本身和集电极电流密度有关。同样在 27℃ 下电流密度翻倍VBE 的温度系数会发生微小的变化导致最优电阻比也跟着漂。所以严格的做法不是用教科书里的 -1.8mV/℃ 直接套而是要先做一遍 DC 温度扫描提取工艺角下 VBE 的实际斜率再反推电阻比。我在设计流程里会先用理想电阻扫一遍 R2/R1得出最优比然后再换成真实电阻模型进一步微调。4.3 亚阈值曲率补偿电流源的具体实现曲率补偿电流源的核心是一个 NMOS 管 MP它的栅极接在一个由 VBE 和 PTAT 电压组合出来的偏置点上源极接一个到地的电阻 RS漏极接到电流镜的镜像端。这个结构会让 MP 的 VGS 随温度上升而上升而且上升的速度比 VT 本身还要快强迫它的工作点逐渐从阈值区向亚阈值区挺进漏电流呈现出超线性的温度增长。补偿电流 ICOMP 的温度关系可以近似写成ICOMP ≈ I0 × exp[VGS_eff / (n × VT)]其中 VGS_eff 是实际电压减去阈值电压后的有效值n 是亚阈值斜率因子。当 VGS_eff 本身又包含一个 PTAT 项时exp 的指数里就出现了 T/T 的形式最终展开出来就是一个接近 T² 的项。这个 T² 项可以被用来抵消 VBE 中 ln(T/T0) 的凸度。在仿真里调整时我的做法是先固定 R1/R2扫描 RS 的阻值观察 -40℃ 和 125℃ 两端残余温漂的符号。如果高温端电压偏高就增大 RS降低高温端补偿电流如果低温端电压偏低就减小 RS让补偿电流在低温时更早开启。整个过程大概可以归纳为三步先调一阶比调平 27℃ 附近的斜率再调 RS压平高温端上翘最后调 MP 的栅偏置微调低温端的下弯。通常一个下午就能收敛到 2ppm/℃ 以内的标称仿真值。4.4 为什么要保留一个“可选分段微调支路”如果你只要“能过仿真”上一小节的结构已经够了。但量产芯片和 PJProject/论文级别设计有一个关键差异工艺偏差。同一颗晶圆上不同位置的 VBE、VT、电阻绝对值都可能偏离典型值曲率补偿电流的幅度也会跟着散开。为了不让温漂散到 10ppm/℃ 以上我会在补偿电流路径上预留一个 3bit 微调电流源用金属熔丝或电子熔丝控制。微调电流源的每个 bit 大约注入 1/8 的标称补偿电流测试时在 27℃、-40℃ 和 125℃ 三个温度点各测一次基准电压通过查表方式从 8 个组合里挑出残余温漂最小的一组。这个方案把失配导致的散差从 10ppm/℃ 压到了 3ppm/℃ 以内。整个电路最终消耗电流约 22μA其中带隙核心消耗 8μA运放消耗 10μA补偿支路和偏置消耗 4μA。温度范围 -45℃ 到 125℃ 下典型仿真温漂 1.8ppm/℃工艺角最差 3.5ppm/℃。5. 让电路真正稳定版图匹配、热分布和修调细节5.1 电阻阵列的“同质化”摆放至关重要我在前面的章节里反复强调电阻匹配到了版图阶段就是兑现承诺的时候。R1 和 R2 的比值是决定 PTAT 权重的根本两个电阻必须用同一种材料、同一种宽度。多晶硅电阻的端头处电流密度不均会导致等效阻值偏离设计值所以两端都要加一段“无用的”dummy 电阻。更讲究一点的方式是把 R2 拆成 10 个单位电阻与 R1 的 1 个单位电阻交错摆放形成 interdigitated 结构。单位电阻的尺寸取宽度 2μm、长度 20μm保证电阻体本身的绝对精度和电压系数都在合理范围。如果工艺里有两种不同方块阻值的多晶硅电阻务必只选一种。混用不同电阻材料会把两者的温度系数差异引入权重这等于给温漂曲线埋了一颗地雷。5.2 PNP 管与补偿管的位置让温度梯度平均化基准的温漂性能对版图上的热梯度非常敏感。芯片边缘功耗大或靠近输出级功率管的地方温度可能比中间区域高好几度。PNP 管和电阻网络如果落在温度梯度上相当于躺在不同的“局部温度”里工作失配会直接表现为温漂劣化。两个 PNP 管应做成同心结构或一维交叉排列并且把整个基准模块放在芯片中远离功率器件的一角。如果实在不能远离就在基准模块外围打一圈由衬底接触孔组成的“热隔离环”。我在某个电源管理芯片里就吃过这个亏第一版基准紧邻一个输出 1A 的 LDO 功率管实测温度循环时基准输出出现约 8mV 的滞后偏移后来把基准挪到芯片角落并增加热隔离环滞后偏移降到了 0.5mV 以内。5.3 修调位该怎么设计存储单元和熔断方式的坑修调方案建议采用能够永久保存的熔丝结构常见的是金属熔丝和电子熔丝。金属熔丝好处是占用面积小、状态容易读但需要较大的熔断电流而且烧断后会有金属残留的可靠性风险。电子熔丝eFuse则靠栅氧击穿可靠性更好但要额外接一个“高压写入”端口。在带隙基准里修调位不能放在会随温度变化的通路上。熔丝开关管的导通电阻虽然只有几百欧但如果它串在 R1 或 R2 的电流路径上其温度系数和电压系数会直接改变电阻比。更好的做法是把修调位放在电流镜的镜像比例上或者放在运放的输入失调修正码上。前者修的是“补偿电流的幅度”后者修的是“运放失调引起的等效温漂”两个维度互不干扰校准迭代时也更省时间。测试时建议做成三段式流程先在 27℃ 下测输出电压和温漂初值然后修调运放失调让 27℃ 输出电压回到目标精度再在 -40℃ 和 125℃ 测两点计算出当前曲率补偿强度修正补偿电流的 3bit 码最后回到 27℃ 复测确认没有出现 27℃ 点偏移。6. 测试台上最容易骗人的几个温漂陷阱6.1 探针台和测试板上的“假温漂”很多工程师第一次拿到实测温漂数据都会怀疑芯片是不是坏了。数据显示 -40℃ 到 25℃ 的温漂居然有 20ppm/℃和仿真完全对不上。后来一查问题出在测试夹具探针台的金属针本身存在热电动势探针和铝焊盘接触产生的塞贝克电压随温度变化直接叠加到了毫伏级的基准输出上。要排除这个假象最简单的办法是同时测一个“电学上无关”的样本管脚或者在测试板上预留一个短路环。用高精度电压表测短路环的电压看它随温度的波动有多大。如果短路环上的波动超过 10μV说明探针接触或焊点热电动势超标必须先解决接触问题再读基准数据。还有一个常用技巧把测试温度平台的温变速率降到每分钟不超过 1℃给热电动势稳定留出时间。6.2 用开尔文接法消除导线压降干扰普通的两线制接法在测试基准这种毫伏级漂移的场合很容易引入误判。测试线和芯片焊盘之间的接触电阻哪怕只有 0.1Ω流过 1mA 测试电流时就会产生 100μV 电压差而 100μV 在 1.25V 基准上约等于 0.08ppm看着不大但接触电阻本身随温度变化时这个误差就会叠加到被测信号里。正确做法是采用四线开尔文接法两根线走激励电流两根线走传感电压。传感线的电流非常小线压降可以忽略测到的电压才是芯片真实输出的电压。我在测试板上把基准输出脚先接到一个缓冲运放再把缓冲输出接到远处的高精度万用表。缓冲运放要选低温漂的精密运放否则它自己就成了最大的误差源。6.3 温度平台的均匀性和测试时长控制温度平台的标称温度只是平台底板中心的温度芯片实际所处的温度可能和它差 2℃ 到 4℃。如果芯片没有直接压在平台中心或者用了转接板温差会更大。我在测试前会在芯片表面贴一颗外置温度传感器来标定实际结温而不是直接信任平台显示值。等整块测试板在设定温度点稳定至少 10 分钟以后再读数同时每隔一分钟读一次连续三次读数之差小于 3μV 才算温度平衡。6.4 实测数据的置信度至少测 10 颗以上单颗芯片的温漂漂亮没有任何意义。量产阶段至少抽 10 颗覆盖不同流片批次再把所有芯片的温漂曲线画在同一张图上看“温漂带”的宽度。如果带中心线是平的但带宽有 5ppm/℃说明主要是随机失配如果带中心线本身随温度弯曲说明补偿电路的系统性偏差没有调对。这时候回到仿真里把电阻失配和三极管失配的蒙特卡洛模型打开去对比实测带宽和仿真带宽能找到到底是哪一个环节的失配估计得过于乐观。最后再说一个实用技巧把同一颗芯片在不同温度循环下的数据重复测两遍。如果两次数据不重合中间有一个回环那大概率是封装应力或热滞效应而不是带隙核心本身的问题。这种情况要调整封装材料或者在版图上把基准模块离划片道和封装边缘拉远一些。7. 一个反复测试才总结出来的小经验高阶温度补偿带隙真正做到能用我认为关键是“三条腿走路”一阶系数用电阻比精确设好曲率补偿用亚阈值电流源做柔性修正最后靠版图匹配和修调收口。三个环节任何一个掉链子最终实测温漂都很难压到 3ppm/℃ 以内。测试时我习惯把“原始数据”和“修调后数据”分开看。原始数据能告诉你电路的固有性能修调后数据能告诉你量产可行性。如果原始数据的温漂带在工艺角的蒙特卡洛仿真里就有 6ppm/℃那修调位再多也白搭反过来如果原始数据很集中但修调码在测试里的变化完全没有单调性那大概率是修调电路本身的设计缺陷。我做这个模块最深刻的一条教训就是不要迷恋仿真里那 0.5ppm/℃ 的漂亮数字。基准的最终性能是“电路设计 × 版图匹配 × 测试校准”三项相乘的结果任何一项为零总成绩就归零。所以以后再有人问我低温漂基准难在哪里我会说难不在电路本身难在把一个简单的想法在真实工艺和真实测试环境里稳稳地做出来。如果你正在做类似的设计建议从项目一开始就把版图匹配和测试方案纳入考虑别等仿真跑完才补功课。先把温漂预算算清楚再定电路方案和修调位数最后写版图和测试文档这条路我走过相对是最顺畅的。
