DSP 开发里头外扩存储器这件事看着是硬件连接实际上一半的功夫花在时序配置上。很多朋友第一次接触 XINTF容易被那一堆寄存器搞懵觉得不就是接个 SRAM 吗怎么这么麻烦。其实把原理捋顺了这套外设的设计思路非常清晰。这篇就以普中 DSP28335 开发攻略第 28 章的 XINTF 外扩 SRAM 实验为蓝本把我实际操作中的经验和踩过的坑一起整理出来希望能帮到正在啃这块的朋友。1. 实验整体框架与外扩 SRAM 的选型思路1.1 为什么 28335 需要外扩 SRAMTMS320F28335 片内自带的 SARAM 总共也就 34KB 左右加上 256KB 的 Flash在跑一些复杂的算法比如三相电机控制的多闭环运算、电力系统中的 FFT 分析时内存很快就见底了。而且片内 SRAM 被 CPU 和 DMA 同时访问时容易产生等待周期影响实时性。外扩 SRAM 的作用有三个一是扩大数据存储空间让大数据量的中间计算结果有地方放二是可以把一些不常修改的查表数据放到外部腾出片内空间给实时性要求高的代码和中断服务函数三是在调试阶段可以把部分代码拷贝到外部 SRAM 运行因为外部 SRAM 的访问速度可以通过配置寄存器调到比较高的频率用来辅助分析代码执行时序。1.2 XINTF 在 28335 中的角色XINTFExternal Interface是 C2000 系列 DSP 上用来连接外部存储器或者外设的并行接口本质就是一组可以配置时序的总线。F28335 的 XINTF 支持 3 个独立的片选区Zone 0、Zone 6、Zone 7每个 Zone 的地址空间不同而且可以单独配置读写时序。这意味着你可以同时挂一片 SRAM 和一片 Flash甚至挂在不同的 Zone 上互不干扰。一个很关键的理解点在于XINTF 并不是简单的“IO 模拟时序”它是一个硬件化的总线控制器。只要配置好寄存器CPU 执行一条普通的读写指令硬件会自动把地址、数据、读写信号、片选信号按配置的时序产生出来不需要软件去逐个引脚拉高拉低。这也是 DSP 能够“高速”操作外部存储器的根本原因。1.3 SRAM 芯片选型与容量判断市面上常用的 16 位并行 SRAM比如 IS61LV25616、CY7C1021 等容量都在 256K×16bit 这个量级也就是 512KB。开发板上一般默认配 IS61LV25616因为它的引脚兼容性好基本上所有 C2000 开发板都能直接用。为什么要选 16 位宽的 SRAM因为 F28335 的外部数据总线是 32 位的虽然可以接两个 16 位 SRAM 拼成 32 位但开发板为了成本和布线简单一般只接一片 16 位的。那 32 位数据总线的另一半怎么办硬件上把数据总线的高 16 位XD31-XD16接到了 SRAM 的 DQ15-DQ0低 16 位XD15-XD0悬空或者复用。这就带来了一个很重要的问题你访问外部地址时数据是放在高 16 位还是低 16 位取决于数据总线的连接方式。我们的实验中地址 0x180000Zone 6 起始地址对应的数据会出现在 XD31-XD16 上。2. 硬件连接与电路设计的几个关键点2.1 引脚连接与片选信号映射F28335 的 XINTF 引脚包括地址总线 XA0-XA18共 19 根数据总线 XD0-XD31共 32 根控制线XRD读使能、XWE0/XWE1写使能、XZCS0/XZCS6/XZCS7片选、XRNW读写方向指示时钟线 XCLKOUT 和 XTIMCLK 相关引脚在开发板上SRAM 的地址引脚 A0-A17 接 DSP 的 XA0-XA17数据引脚 DQ15-DQ0 接 DSP 的 XD31-XD16片选 CE 接 XZCS6读信号 OE 接 XRD写信号 WE 接 XWE0。这里有个容易搞混的地方为什么片选要接 XZCS6 而不是 XZCS0因为大家默认把 SRAM 放在 Zone 6起始地址是 0x00100000容量为 1M×16bit。但实际上 IS61LV25616 只有 256K 容量所以它在 Zone 6 里会占从 0x00100000 开始的一段连续空间剩下的空间会“镜像”。也就是说从 0x00100000 到 0x001FFFFF 这 1MB 范围内每隔 256KB 就会看到同一片 SRAM。这个特性在调试时经常干扰判断我给个提示写数据时用 0x100000读回来时却发现从 0x1000000x40000 也能读到别奇怪那是地址线 A18 没有参与片选的正常现象。2.2 数据总线不连续导致的“错位”认知如果只接高 16 位数据线你会发现用 CCS 的 Memory Browser 查看 0x00100000 时显示的 16 进制数据像是在高字节位置。实际上这是正常的。你往 0x00100000 写一个 16 位数据数据会被放到高 16 位总线上。如果你用 32 位方式读取比如读 0x00100000 这个地址你会得到一个 32 位数据其中高 16 位是你写入的低 16 位是未定义的。解决这个问题有两种办法硬件上用片选逻辑把数据线补全接成 32 位软件上写数据时统一按 16 位访问用 unsigned int 指针而不是 unsigned long 指针。我在实验中推荐后者改动小、立竿见影。简单说想要读写正常所有外部 SRAM 访问一律使用 16 位数据宽度Uint16 类型并且地址也要以 16 位为单位递增。2.3 硬件电路的电压匹配与去耦电容F28335 是 3.3V 器件SRAM 一般也是 3.3V所以可以直接相连。但要注意引脚的驱动能力和上拉电阻。XINTF 引脚在配置成外设功能后内部有上拉不过实际布线时还是在每个控制线XRD、XWE0、XZCS6上加 10kΩ 左右的上拉电阻更稳妥特别是如果你要把板子和外部仿真器连接调试时。SRAM 的电源引脚旁边一定要放 0.1μF 的去耦电容并尽量靠近芯片引脚。别小看这个电容外部 SRAM 在高速翻转时电流变化很剧烈没有去耦电容会出现偶发读写错误而且这种错误用示波器都不一定能马上抓到非常坑。3. 寄存器配置与时序计算的核心逻辑3.1 六个时序寄存器的作用F28335 的 XINTF 配置主要集中在三个 Zone 的时序寄存器上每个 Zone 包含 XTIMING、XBANK 等寄存器。以 Zone 6 为例涉及XTIMING6包含读写建立时间Lead、激活时间Active、恢复时间Trail三个参数XBANK设置 bank 切换时的额外等待周期XINTCNF配置 XINTF 时钟分频、写缓冲深度等这三个参数非常重要Lead建立时间从片选有效到读写信号有效之间的时间相当于“先让地址稳定”Active激活时间读写信号有效持续的时间相当于“总线上的数据采样窗口”Trail恢复时间读写信号失效后到片选失效之间的时间相当于“保证数据保持”这三个值都以 XTIMCLK 周期为单位的。开发板上 XTIMCLK 一般配置为 150MHz 的系统时钟 SYSCLKOUT 的 1/2 或 1/4甚至 1/8。3.2 怎么根据 SRAM 数据手册计算时序参数以 IS61LV25616 为例数据手册中给的关键时间参数大概如下不同批次略有差异地址建立时间最小 8ns片选到输出有效最大 12nstAA读脉冲宽度最小 8ns写脉冲宽度最小 8ns数据保持时间最小 0ns我们要做的是把 XTIMCLK 周期换算成 ns然后反推需要多少个周期。假设 XTIMCLK SYSCLKOUT / 4 150MHz / 4 37.5MHz那么 XTIMCLK 周期 1/37.5MHz ≈ 26.67ns。计算读时序Lead 至少需要覆盖 CPU 发出地址到 SRAM 地址有效的时间通常需要 1 个 XTIMCLK 周期保守点给 2 个Active 必须大于 SRAM 的 tAA12ns一个 XTIMCLK 周期是 26.67ns显然 1 个周期就够但为了兼容慢速 SRAM给 2 个更稳Trail 也是至少 1 个保证总线切换不冲突于是读时序配置为 Lead1, Active2, Trail1总共 4 个 XTIMCLK 周期换算成实际访问时间约 4×26.67 ≈ 106.68ns。这个速度对于 SRAM 来说绰绰有余而且留出了余量。写时序原理类似但注意 XWE 信号的有效时间要和数据建立时间配合。配置 Active2就是为了保证 WE 低电平时数据稳定。我实际测试过Active 设成 1 有时也能工作但在高温或者总线负载较重时会偶发写错位不建议为了极限性能去冒险。3.3 寄存器配置代码示例直接上代码基于 TI 的寄存器结构体方式void Xintf_Init(void) { // 1. 使能 XINTF 时钟 EALLOW; SysCtrlRegs.PCLKCR3.bit.XINTFENCLK 1; EDIS; // 2. 配置 XINTF 时序 EALLOW; // 设置 Zone 6Lead1 (00), Active2 (12), Trail1 (26) // 具体位段定义参考 datasheet XintfRegs.XTIMING6.bit.XWRLEAD 0; // 写建立 XintfRegs.XTIMING6.bit.XWRACTIVE 1; // 写激活 XintfRegs.XTIMING6.bit.XWRTRAIL 0; // 写恢复 XintfRegs.XTIMING6.bit.XRDLEAD 0; // 读建立 XintfRegs.XTIMING6.bit.XRDACTIVE 1; // 读激活 XintfRegs.XTIMING6.bit.XRDTRAIL 0; // 读恢复 // 数据总线宽度设为 16 位关键 XintfRegs.XTIMING6.bit.XSIZE 0; // 0 表示 16 位 // 3. 设置 XINTF 时钟分频 XintfRegs.XINTCNF2.bit.XTIMCLK 3; // XTIMCLK SYSCLKOUT / 4 XintfRegs.XINTCNF2.bit.CLKOFF 0; // 使能 XCLKOUT XintfRegs.XINTCNF2.bit.WRBUFF 1; // 写缓冲深度为 1 EDIS; // 4. 简单的自检 Uint16 test_val 0xA5A5; Uint16 read_val 0; *(volatile Uint16 *)0x00100000 test_val; read_val *(volatile Uint16 *)0x00100000; if (read_val test_val) // 成功 else // 失败 }注意XSIZE位如果不设为 16 位而保持默认的 32 位XINTF 会自动认为外部接了两片 16 位 SRAM 拼成 32 位总线读写时会把数据错开放到高 16 位和低 16 位导致你写入 0x1000 地址的数据在 0x1001 地址也出现非常容易让人困惑。3.4 为什么 Active 不能随意减小我在实验中把 Active 调到过 0即 1 个周期系统能跑但用循环写读测试时发现了问题连续写不同地址时读回来偶尔有一两个地址的数据是上一次写入的值。这个现象说明写保持时间不足SRAM 在写信号释放之前数据还没完全锁存就被下一次操作覆盖了。这里的生活类比Active 就像按按钮的时长按太短了机器反应不过来。SRAM 内部也有自己的建立保持要求外部时序必须满足它的最小要求否则就是玄学级别的随机错误。调试这类问题强烈建议先把时序调到比较保守的值比如 Active4验证功能正常后再逐步递减找到临界点。4. 完整实操流程与测试验证4.1 开发环境的准备我使用的是 TI 官方 Code Composer StudioCCS 6.2 以上版本配合 XDS100V2 仿真器。工程创建注意事项芯片选择 TMS320F28335头文件路径添加 DSP2833x_common/include 和 DSP2833x_headers/include将 Xintf 初始化函数放在 main 函数最开始并且要保证系统时钟 PLL 先配置完成切记不要在外部 SRAM 的地址区域设置硬件断点因为 CCS 对 XINTF 区域的硬件断点支持不完善容易导致仿真器崩溃工程跑起来后我习惯把测试代码放在 main 函数里循环执行写读比较并且在发现错误时点亮 LED 或者设置一个错误标志变量方便用 CCS 的 Variables 窗口观察。4.2 基本读写测试与地址映射验证第一阶段测试固定地址写读Uint16 pattern 0x55AA; Uint16 result; volatile Uint16 *ext_sram (volatile Uint16 *)0x00100000; *ext_sram pattern; result *ext_sram; if (result pattern) // 通过 else // 输出错误信息第二阶段测试突发连续写读覆盖整个 256KBUint32 i; Uint16 err 0; volatile Uint16 *ext_sram (volatile Uint16 *)0x00100000; for (i 0; i 256*1024; i) { ext_sram[i] (Uint16)i; } for (i 0; i 256*1024; i) { if (ext_sram[i] ! (Uint16)i) { err; if (err 10) break; } } if (err 0) // 全部通过这个测试看起来简单实则可以发现三类问题一是地址线连接问题如果某根地址线虚焊或者错位写读的错乱会表现出“倍数地址错位”的特征比如 i0x0000 和 i0x0001 的数据相同。二是时序问题只在高速连续访问时出错降低 Active 后正常说明是时序裕量不足。三是数据线连接问题读回的数据总是某些 bit 固定为 0 或 1说明某根数据线没接好。第三阶段测试我推荐做 4 种固定 pattern 的往返测试0xAAAA、0x5555、0xFFFF、0x0000。反复写读 100 次每次换地址方向从低到高、从高到低这样可以暴露地址线之间串扰导致的写读错误。4.3 CCS Memory Browser 验证在 CCS 的菜单栏选择 View - Memory Browser地址填 0x00100000数据宽度选择 16-bit。手动在某个地址填几个数然后再刷新看数据是否还在。这个方法非常直观用来确认硬件通路是否打通比写代码还快。但是要注意Memory Browser 默认可能按 32 位方式显示导致你看到的高 16 位和低 16 位跟预想不一致。这时在 Memory Browser 的设置项里选“16-bit”显示就一目了然了。4.4 实验结果记录与判断标准读写测试判断标准256KB 所有地址写读一致无错误连续 100 次往返测试错误计数为 0用示波器观察 XRD 信号频率稳定无异常的窄脉冲满足以上三条说明外扩 SRAM 硬件和软件配置都正确。如果不满足按下一章的排查步骤来。5. 常见问题与排查技巧实录5.1 第一次上电写读失败怎么办不少人遇到的情况是程序烧进去Memory Browser 里看到的全是 0xFFFF 或者随机值。此时先不要急着改代码按这个顺序排查用万用表量 SRAM 的 VCC 引脚确认 3.3V 正常量 CE 引脚正常工作时应该是低电平如果不是说明 XZCS6 没有拉低问题可能出在 DSP 引脚复用配置上量 WE 引脚写操作时应该有低脉冲。如果没有说明 XINTF 没有正确输出写时序检查 GPIO 复用F28335 的 XINTF 引脚出厂默认就是外设功能但如果之前的程序里把某个引脚复用成 GPIO 了XINTF 就不会正常工作。确保在 InitGpio 函数里不要碰这些引脚这个排查过程我称之为“信号导通先于代码逻辑”。硬件有问题软件无论怎么写都是错。5.2 地址偏移和镜像问题前面提到过由于 SRAM 容量只有 Zone 6 的 1/4未被使用的地址线比如 XA18会直接忽略造成地址镜像。如果你拿 Flash 编程器去读整个 Zone 6 区域会发现重复的内容。解决思路软件上限定只使用 0x00100000 到 0x00140000 范围内的地址256KB 范围不要试图用超出范围的地址来扩容因为硬件上地址线根本没接如果确实需要更大容量只能换更高容量的 SRAM 或者接多片这个现象我在实验室里见过很多同学反复纠结总觉得是自己的地址计算错了实际上只要把测试范围限制在 256KB 内就一切正常。5.3 写入正确读回却总是上一次的值如果写入后再读读回来的总是写入前的旧值说明写时序中数据建立时间不够。优先检查 XWE 信号写使能的 Active 时间把它加大比如从 1 个周期改成 2 个周期甚至 3 个周期。如果只在某些地址出现检查地址线 XA0 到 XA17 的连接特别是 XA0它是最低位地址线虚焊时会出现每隔一个地址就重复数据的情况。用万用表二极管档去测引脚连通性最直接。5.4 仿真器连接不稳定一访问外部地址就断连这是 XINTF 调试中比较头疼的问题。通常是因为时序设置得太紧外部 SRAM 的反馈信号没有在 XINTF 预定的窗口内稳定导致总线冲突进而干扰仿真器的 JTAG 链路。处理办法先把 XTIMING6 配置成极端保守值Lead2, Active7, Trail2确认写缓冲 WRBUFF 设为 0关闭写缓冲再尝试访问外部地址如果还是断连就要检查硬件了SRAM 的 VCC 和 GND 是否稳定控制线是否过窄过长导致信号反射过大。我在一块手工焊接的板子上就遇到过因为 XRD、XWE 信号线太长超过 10cm导致仿真器断连的问题换成短连线后立刻正常。5.5 时序参数速查表场景LeadActiveTrail说明初次调试验证硬件272最保守一定能跑常规运行追求稳定121留有一定裕量高速 DSP 算法运行010需要硬件质量极好写读偶发错误排查141临时加大写激活时间这个表来自我自己的调试经验不同 SRAM 型号会略有差异但总的方向是把 Active 作为第一优先调整对象。6. 给新手的额外建议XINTF 外扩 SRAM 这个实验真正学到的东西不只是“怎么操作寄存器”而是理解时序裕量、总线宽度、地址映射这几个嵌入式开发的核心概念。实际项目中外部总线往往不只挂 SRAM还会挂 ADC、DAC、FPGA 等设备它们的时序各不相同学会用 XINTF 的寄存器去适配不同的设备是 C2000 开发进阶的重要环节。我自己的体会是做完这个实验后再去看那些复杂的 DSPFPGA 通信项目心里就有底了因为底层逻辑都是相通的。最后再说一个小技巧调试 XINTF 时别急着看代码先用 CCS 的 Memory Browser 手动写几个地址数据稳定了再上代码循环测试。这个先后顺序能帮你省下一半的调试时间。
