HDLHorse重磅发布｜大幅提升设计仿真的效率

近期深远华创南京信息科技有限公司正式发布了HDL代码自动化仿真验证集成平台HDLHorse。在FPGA/ASIC软件开发过程中针对HDL代码的设计仿真是最耗时的一项工作包括测试用例的设计和执行特别是很多时候要求设计仿真要满足分支、语句、状态机的覆盖率要求这进一步加大了设计仿真的工作量。而HDLHorse能够帮助用户自动化的生成并执行HDL代码的测试用例将大幅度提高设计仿真的效率显著缩短设计仿真的周期。HDL代码自动化仿真验证集成平台HDLHorse基于BS架构支持多用户同时使用无需在本地计算机上安装任何专门的软件支持项目管理、任务管理和报告管理。HDLHorse能够根据HDL代码工程自动生成测试用例并自动执行人工设计或自动生成的测试用例HDLHorse支持多种工作模式包括深度模式、智能模式和实时模式用于平衡设计仿真的时间和覆盖率以满足不同使用场景。在FPGA/ASIC应用领域越来越广泛的今天HDL代码作为实现FPGA/ASIC功能的硬件描述语言其质量与可靠性越来越受到重视。HDLHorse的发布将为保证HDL代码的质量与可靠性提供更加全面的保障。我们相信HDLHorse将帮助开发团队更快更全面的完成HDL代码工程的设计仿真工作从而大幅缩短HDL代码设计仿真的周期加快FPGA/ASIC软件的交付进度未来我们将持续推进HDLHorse的技术升级不断提升其性能更好的满足用户的需要。