简介AD官方中文教程是一份面向初学者的入门资料系统讲解绘制原理图、组件与库操作、在线内容库使用等核心知识帮助零基础读者快速建立PCB设计的基本流程认知。资源包共包含一个Word文档包体大小约6.75MB目录结构按操作主线组织从创建PCB项目、向项目添加原理图、设置文档选项到访问组件、在库中查找元件、通过在线内容库获取素材再到在浏览器面板中工作、放置元件与连接电路内容逐层递进适合自学或作为教学辅助材料。目前已有13335人学习使用教程采用中文编写配合官方操作步骤说明能有效降低上手门槛。读者通过这份资料可以掌握AD18的主要工作界面与设计流程理解原理图绘制、组件库管理和在线库应用的关键操作并能够根据目录结构按需查阅具体步骤减少试错成本既适合零基础者自学也适合作为课堂培训的参考资料为后续独立完成电子产品设计打下坚实基础。1. AD官方教程为什么适合初学者一整套能跟完的流程这份AD官方教程中文版最值钱的地方是让初学者第一次打开软件就知道该点什么、下一步去哪。很多开发者拿到Altium Designer之后习惯到处点菜单点完一轮还是不知道一块板子到底怎么从原理图变成Gerber。教程给了一条完整的操作主线从创建PCB项目开始到原理图绘制、组件放置、网络标签、编译检查再进入PCB板形设置、层叠管理、交互布线、DRC验证最后输出Gerber和BOM。用来练手的电路是非稳态多谐振荡器两个通用NPN晶体管加上阻容元件构成自激振荡电路元件少、信号关系直观新手可以把精力全部放在软件怎么操作上而不是纠结电路怎么分析。教程每个步骤描述都很细适合刚装好AD、想系统走完一遍流程的初学者也适合已经会画原理图但没独立完成过PCB Layout的开发者。2. 从原理图开始项目创建、组件库与放置的完整链路2.1 创建PCB项目项目文件与文档结构AD的设计流程和其他EDA工具差不多先建项目再往项目里挂原理图、PCB和各种输出文件。项目文件后缀是.PrjPCB它不保存实际设计内容只充当一个结构化的容器负责管理文件的组织关系和编译规则。打开软件后通过 File » New Project » PCB Project 创建空项目这个菜单路径有点深直接在启动页或主界面按CtrlN也能快速新建。项目建好之后接着添加原理图文档。最常规的操作是在Projects面板里右键项目名称选择 Add New to Project » Schematic。也可以在创建项目时直接勾选同时生成原理图但我个人习惯先建项目再添加文档原因很简单项目文件的归属关系从一开始就明确后面加PCB、加输出作业文件时层级不会乱。对于一份要传给别人的工程文件项目结构清晰比什么都重要。设置文档选项这一步在 Tools » Preferences 打开的对话框里完成建议先设置好再动手画图。这里有两个参数最影响画图手感纸张大小和网格。纸张大小选A4或A3电路简单用A4足够捕捉网格Snap Grid控制鼠标放置元件和连线时的最小步长默认10mil0.254mm适合大多数原理图遇到引脚间距小的器件先怀疑是不是这个值设太大。可见网格Visible Grid只是显示辅助不参与电气捕捉默认100mil即可。注意设置文档选项要在放置元件之前做。画完图再改网格元件位置容易出现整体偏移调整起来比想象中麻烦。2.2 组件的三种来源本地库、集成库与Content Vault在AD里组件的概念比一般EDA工具更完整。一个组件不只是原理图符号它同时包含PCB封装Footprint、器件参数和供应商链接落到板子上就是铜箔图形和丝印。教程把组件来源分成两条路径从本地库取或者直接从天猫Content Vault放。本地库又分为三种存储形式用表格对比更直观存储形式文件后缀包含内容适用场景原理图库.SchLib原理图符号封装需另行关联自建符号PCB库.PcbLib封装焊盘、丝印、3D体自建封装集成库.IntLib符号封装参数打包团队共享复用Content Vault云端符号封装参数供应商链接在线快速取用从库包.LibPkg编译生成集成库是本地库的标准做法编译过程还能顺手检查符号引脚和PCB焊盘是否匹配。但初学者直接上手编译集成库容易卡在库编辑器上花半天建库不值得。教程里推荐的是直接用Content Vault里的组件——云端组件把所有模型和参数打完包拖进原理图就带封装省掉手动关联这一步。选型上的建议学习阶段优先用Content Vault效率高、出错少工作阶段如果公司有统一封装标准再用集成库。Content Vault的搜索按制造商或通用封装类型分目录搜器件时先判断自己是找具体型号还是找封装类型这决定了搜索效率。2.3 放置元件与连接电路从库面板到原理图的实操教程给出两条放置路径库面板和资源管理器面板。传统方式是用库面板选中器件后双击或拖拽到图纸上。放置全程按Tab键可以弹出属性对话框把标号Designator改成R1、C1这类有意义的编号值Value填10k、100nF趁放置时一次改完比放完再双击逐个改快得多。资源管理器面板是配合Content Vault使用的。在面板搜索框里输入器件名称或封装类型点击结果拖入原理图即可。放下来的组件自带封装和参数右下角会出现未连接引脚的提示。这个入口特别适合快速验证电路功能的场景不用维护本地库换型号也简单。连接电路这步是原理图绘制的重头戏。教程里提到的活动栏Active Bar默认在界面边缘集中了放置导线、网络标签、电源端口等最常用的工具。连接两个引脚用 Place » Wire快捷键CtrlW启动后鼠标变成十字光标点起点、点终点一条导线完成。一个很容易被忽略的细节连线时按空格键切换导线转折方向按Shift空格切换45°/90°/任意角度模式熟练以后画线速度能快一倍。网络标签Net Label是必须掌握的机制。给两个引脚标上相同名字的网络标签它们在图纸上没有物理连线电气上也是同一网络。实际项目里跨图纸的连接全靠网络标签和端口Port对接只靠画线会把图纸连成一团。电源端口Power Port同理VCC和GND都通过电源端口接入编译时AD会自动把同名电源网络合并成一个大网络。2.4 编译与电气检查让错误在进PCB前暴露很多初学者跳过编译直接进PCB后面在ECO阶段被几十条报错砸晕。AD的编译不是简单语法检查它由四部分构成错误报告Error Reporting、连接矩阵Connection Matrix、类生成Class Generation和比较器Comparator。错误报告在 Project » Project Options 的 Error Reporting 选项卡下配置。里面的检查项很多浮空引脚、重复标号、网络名冲突是高频出现的三类。新手先别急着逐个开关默认配置已经能拦下绝大部分常见错误等遇到明明没错却报红时再回来定位具体检查项。连接矩阵控制的是信号类型之间的连接合法性。两个输出引脚连接矩阵里默认标成Error因为多数情况下这是设计错误。但某些特殊电路确实需要短接两个输出这时可以在矩阵里把对应关系改成Warning。改矩阵的前提是确认设计正确否则容易放过真问题。类生成和比较器在编译时自动执行。类生成按网络和引脚类型自动分组比较器负责对比原理图和PCB的数据一致性这两部分一般不需要人工干预。编译操作为 Project » Compile PCB Project结果输出到Messages面板Error和Warning分开展示。双击任意一条消息视图自动跳到出错位置。我的习惯是Error清零再进PCBWarning逐条确认是有意设计还是隐患两条标准分开处理效率更高。3. 从原理图到PCB板形、层叠、布局与交互布线3.1 新建PCB板形、原点和网格的配置顺序原理图编译通过就可以在项目里新建PCB文档了文件后缀.PcbDoc。新PCB是一块空白板板框、原点和网格三样都得自己定义顺序不能乱先定板形再设原点最后设网格。板形是参考基准原点从板形出发网格服务于元件定位颠倒顺序会出现坐标与板框对不上的问题。定义板形有两条路。一条是在Keep-Out Layer上用线条画好板框边界选中后通过 Design » Board Shape » Define from selected objects 生成板形另一条是用板形编辑器快捷键DSD交互式画矩形。前者的优势是板框尺寸可以精确输入适合有结构图纸约束的场景。设置原点在 Edit » Origin » Set惯例放在板框左下角坐标读数、对齐操作都以它为基准。网格设置分捕捉网格和器件网格两种。捕捉网格控制光标定位精度布线时常用5mil或10mil器件网格Component Grid控制元件移动的最小步长双层板设25mil比较稳妥密度高的板子可以降到20mil。网格设太大元件摆放会卡在奇怪的位置设太小对齐只能靠肉眼。网格间距和设计规则的间距值要匹配这是布局顺手的关键。3.2 原理图到PCB的转移同步与更新原理图数据进PCB靠转移设计完成。在原理图编辑器执行 Design » Update PCB Document弹出工程变更单Engineering Change OrderECO。ECO对话框列出所有待执行变更新增元件、新增网络、新封装等。执行前先点 Validate Changes 做校验AD会逐条检查封装是否存在、网络有没有冲突。校验通过后点 Execute Changes 真正执行执行完看Status列全部变成绿色勾号才算同步成功。这一步最常见的翻车点是 Footprint not found。原理图编译都过了ECO校验却报封装缺失原因多半是元件用的是没有关联PCB封装的本地原理图库符号。解决方式两种回原理图库编辑器给符号补上封装模型关联对应的.PcbLib或者直接换成Content Vault组件后重新生成ECO。哪种快取决于你本地库里有没有现成封装。同步完成后的PCB编辑器里所有元件最初叠在一起外围飘着细线——那些细线叫飞线Ratsnest表示网络连接关系这时板上还没有实际铜箔。把重叠的元件拉开、按功能分区摆好就是布局阶段。布局质量直接决定后续布线能不能走通这一步耐住性子多花时间是完全值得的。3.3 层叠管理器与设计规则把约束在布线前定好PCB工作区配置里图层设置要先做。图层显示和可见性都在 View Configuration 面板里管理快捷键L打开。各层颜色有默认约定Top Layer红色、Bottom Layer蓝色、Top Overlay丝印黄色、Keep-Out禁布层紫色。每个物理对象都归属特定图层层没打开就看不到对应对象。很多初学者以为元件丢了其实是把层显示关掉了按L勾选回来就好。层叠管理器Layer Stack Manager在 Design » Layer Stack Manager定义板的物理结构。双层板默认就是Top和Bottom两层中间介质FR-4四层板在这里加内层电源和地平面。高速板要注意介质厚度和铜箔厚度直接影响阻抗计算普通双层板默认值就够用不用过度调整。设计规则是布线的核心约束在 Design » Rules 里配置。核心规则项可以用一张参数表概括规则项双层板参考值说明Clearance安全间距10mil不同网络走线最小间距Width线宽10mil信号 / 20-30mil电源走线宽度Via外径/孔径0.6mm / 0.3mm过孔尺寸Silk to Solder Mask10mil丝印到阻焊间距规则设置的关键是分网络处理。电源网络电流大线宽要放宽信号网络按工艺能力收紧同网络内部不存在间距约束。很多人只改全局默认规则一改全板生效后面发现电源线太细再回来改已经布好的线全乱。正确做法是建Net Class把电源类和信号类分开各自挂不同的Width和Clearance规则。3.4 布局与交互式布线从飞线到铜线的实操布局的第一步是设置元件定位选项Tools » Placement » Position Components可以按标号排序或按类型对齐。自动布局是AD提供的快速铺开手段但不适合复杂板子结果通常是元件堆在一起还是要手动调。新手建议先用自动布局铺开再手动微调省一点初始整理时间。手动布局要抓顺序先放连接器再放核心器件——本教程里就是两个NPN晶体管最后放外围电阻电容。放置时按空格旋转、按X或Y镜像参照飞线的密集程度决定元件位置。一个实用技巧布局阶段把飞线显示设成优化模式移动元件时飞线动态重连能直观看到走线趋势比盯着静态飞线猜位置强很多。交互式布线Interactive Routing入口在 PCB » Interactive Routing快捷键CtrlW。启动后点一个焊盘移动鼠标拉出走线AD按预设规则约束线宽和间距。布线过程中按Tab临时修改线宽和过孔参数按Shift空格切换走线角度。布线顺序建议先电源和地再信号线双层板Top层走横向、Bottom层走纵向减少跨层过孔。每走完一根线对应飞线消失这个反馈非常直观。布到一半发现空间紧张先别硬挤回布局阶段挪元件比拆线重布划算得多。4. 常见问题与避坑初学者最容易翻车的五个环节原理图和PCB流程都跑通之后真正耗时间的往往不是操作而是各种报错和违规。下面五个问题是我见过最高频的翻车点每一条都按现象、原因、解决三步说清楚。4.1 元件在库面板里找不到现象在库面板搜索一个常见的电阻或电容搜不到或者搜出来了拖到图纸上却是一个没有引脚的矩形框。原因当前加载的可访问库列表里根本没有这个符号或者搜索路径没配对。AD的库面板只显示已安装的库文件新下载的库不会自动出现在列表里——这是新手最容易忽略的设定。解决在库面板里打开Libraries对话框把包含目标元件的 .SchLib 或 .IntLib 添加到Installed列表保存后立即生效。如果用的是Content Vault确认Vault地址已经配置进系统。面板的路径设置窗口里可以一次添加多个路径建议把常用库路径全部加进去免得画图画到一半停下来找库。4.2 编译报错几十条看不懂现象编译原理图后Messages面板刷出一堆Error双击跳转的位置看起来没有问题引脚上明明有线连着。原因报错分两类。一类是浮空引脚、重复标号这种真实问题另一类是连接矩阵把合理连接标成了错误。新手混在一起看越看越糊涂因为没有分清Error和Warning的含义差异。解决在Messages面板里按类型筛选先看Error再看Warning。浮空引脚类Error逐条双击检查引脚是否真正连到了导线或网络标签如果引脚确实需要悬空放一个No ERC标记Place » Directives » No ERC告诉编译器这是有意不连接报错立即消失。连接矩阵误报的回到Project Options里确认设计合理性把对应关系改成Warning。改完重新编译Messages面板会刷新旧的报错消息先清空再编译才不会干扰判断。4.3 元件全叠在原点、飞线乱如麻现象ECO执行完后PCB上所有元件叠在原点附近或者散落在板框外飞线交叉得一塌糊涂。原因ECO执行时没有可参考的板形、原点和网格设置所有元件按默认原点对齐。原理图里网络命名不清晰也会加剧这个问题——大量临时网络被生成飞线数量一下子暴涨。解决从源头规范网络标签用有语义的名字VCC_3V3、I2C_SCL之类ECO里就不会出现一堆无意义网络。ECO执行前确认PCB已经定义好板框和原点。执行后元件仍然叠成一堆先用 Tools » Placement » Auto Placer 让AD铺开再手动微调。铺开后逐个确认元件在板框内飘到板外的全选后按对齐命令拉回。4.4 交互布线连不上或被挡线现象从焊盘拉出走线线被规则挡在某个位置或者光标跳来跳去就是对不准焊盘中心。原因Clearance规则和Snap Grid设置不匹配。Clearance设太大细密引脚的间距内走不下线Snap Grid设太大光标步长超过焊盘间距定位永远偏。解决先检查Clearance规则同网络内部间距设0——同一网络不需要间距约束不同网络按板厂工艺能力设置常规双面板10mil或12mil都能过。再检查Snap Grid调到焊盘间距的一半或更小。如果空间实在不够把线径调细一档或者换更大间距的封装。把规则改成工艺达不到的数值是给自己埋坑样板厂那边根本做不出来。4.5 阻焊和丝印违规现象DRC报Silk to Solder Mask Clearance和Silk to Silk Clearance违规丝印字符压在焊盘上或者字符间距太小板子做回来字符模糊焊盘上还多了杂物。原因丝印层和阻焊层是不同物理层设计时没有检查相对位置关系。字符过粗、字体过大、标号正好放在焊盘正上方都会触发这类违规。密集板子上丝印文字太多也会互相挤压。解决在PCB规则里补两条间距规则Silk to Solder Mask设10milSilk to Silk设10mil然后重跑DRC让违规全部暴露。批量纠错可以逐条跳转处理字符密集区域把标号字体统一缩小只保留标号不保留器件值。处理完再跑一遍DRC直到违规清零。5. 从DRC到Gerber出图前的最后一道关卡5.1 DRC配置与规则优先级布局布线完成后设计规则检查DRC是制板前最后一道全面体检。DRC不只是跑一遍规则它按规则优先级逐条核对整板。规则设置里有个容易忽略的点优先级。多条规则同时命中时AD按优先级从高到低取第一个适用规则。比如为电源网络单独建的Width规则必须优先于全局Width规则否则全局规则先命中电源线仍然只有10mil宽。检查方法很简单选中规则看下面的Priority排序表把特殊规则往上调。注意DRC运行前先确认Rules面板里没有冗余或冲突的规则。规则越多检查越慢多余的Rule删掉比留着踏实。5.2 Gerber输出配置要点输出Gerber时在Outputs面板选择Gerber FilesGeneral选项卡选择单位和格式2:3或2:4Layers选项卡勾选需要输出的层——铜箔层、丝印层、阻焊层、Keep-Out都要选Drill Drawing里勾选钻孔图。导出的Gerber文件最好用独立的Gerber Viewer打开核对一遍确认层数、孔位、板框都正确比直接发板厂再回来改流程快得多。5.3 BOM与装配输出BOM物料清单在Outputs面板配置后生成格式可选Excel、CSV或PDF。生成前要确认元件的标号、值、封装、供应商信息完整导出时勾选需要的列。装配输出Pick and Place是给贴片机用的坐标文件包含元件标号、封装、X/Y坐标、旋转角度同样在Outputs面板里生成。这两份输出不需要反复调整参数关键是输出前把元件属性补全。5.4 3D视图检查技巧3D视图是制板前最直观的检查手段。View » Switch to 3D或在PCB编辑器按数字键3进入3D模式。配合Shift右键旋转视角按键5切换透明模式可以同时看到顶层和底层。3D检查的重点一查元件高度是否超出结构限制二查接插件方向是否方便实际安装三查丝印文字被遮挡的区域需不需要调整。练习多谐振荡器这块板子时在3D模式下对比元件实际外形和原理图符号的差异对理解组件概念会有不小帮助。我现在每块板子在输出Gerber之前都强制走一遍固定顺序先跑DRC清零违规再检查规则优先级然后导出Gerber和BOM最后切到3D视图从顶、底、侧三个方向过一遍。这套流程花不了十分钟但挡住了不少板子做回来才发现丝印压在焊盘上的返工。这份中文版教程就是按这个顺序整理的配合AD18界面逐节对照操作第一天画原理图第二天就能出第一版Gerber。希望帮到你。本文还有配套的精品资源点击获取
