IC秋招尤其是模拟IC和电源管理方向的笔试里LDO几乎是一道送分题也是一道送命题。我这两年帮学弟学妹们做笔试复盘改过的IC秋招笔试题里出现频率最高的就是“LDO电路分析”。有的让手绘图腾柱结构有的让标出主极点有的上来就给一组参数让算相位裕度。表面看都是几个电阻加一个运放但真正动筆的时候很多人就卡在环路分析上。这篇文章我把自己的刷题心得和带人经验整理一遍围绕IC秋招笔试里的经典LDO电路分析题目讲清楚三个层面的东西LDO为什么这么考、每个考点背后的原理、以及手撕题目时的标准答法。无论你投的是模拟IC设计、电源管理还是数字后端、系统应用岗位只要面试官出了LDO这篇内容都够你撑住场面。1. 为什么IC秋招笔试题总是绕不开LDO先聊一个很现实的问题LDO电路分析凭什么能成为秋招笔试的常驻题目我见过不少同学觉得委屈明明投的是数字IC后端岗位笔试里为什么还要做一道模拟电路题答案其实很直接因为LDO是几乎每一颗芯片里都会出现的模块。从面试官的角度看LDO考察的并不是你能不能做出一个商业级的稳压器而是三个底层能力。第一负反馈系统的理解能力。LDO本质上是闭环系统面试官想看你能否快速判断环路增益、极点和相位裕度这是做任何模块级设计的基本功。第二管子的手感。PMOS工作在线性区还是饱和区、调整管尺寸怎么取、Vds对输出有什么影响这些一写出来就知道你有没有真正做过项目。第三系统思维。LDO要和Bandgap、电荷泵、负载瞬态配合笔试里稍微延伸一下就能看出你考虑问题是只有单个模块还是放了整个系统。我自己的一个实际感受是秋招笔试中的LDO题目难度通常控制在“够得着但容易丢分”这个区间。面试官不指望你把每个寄生参数都算一遍但至少要求你能把主环路画明白把极点位置说清楚把补偿方向定对。如果这三步你都完成了这道题基本就拿下了大半。更值得关注的是近几年笔试里“手撕题目”的比例明显增加。所谓手撕就是只给一张白纸让你当场画出电路、推导公式、写出答案。LDO恰好是适合手撕的题目拓扑简单、尺寸可控、计算量适中。不需要查工艺文件也不依赖EDA工具纯靠理解就能写出来。这也是我把重点放在手撕套路上的原因。2. LDO的架构拆解从模块到负反馈闭环2.1 四大核心模块Pass管、误差放大器、反馈网络与基准源经典LDO电路分析的第一步是拿到任何一张LDO的框图你先把它拆成四个模块调整管Pass Element、误差放大器Error Amplifier、电阻反馈网络和基准电压源。这四个模块缺一不可各自的分工非常清晰。调整管是执行机构。它串联在输入电源和输出负载之间本质上是一个可变电阻通过控制栅极电压来调节流过负载的电流。笔试里最常见的是PMOS调整管选它的原因很简单压差小。PMOS本身没有栅压抬高的问题输入3.3V、输出1.8V这种场景很轻松Vds只要稍微留一点就够用。NMOS调整管也有但它的栅极必须比输出高一个阈值电压在低压差条件下降不住笔试里一般会考你判断这个缺点。BJT管LDO里的PNP/NPN虽然导通能力强但在片内实现时基极电流和Vbe都是大问题现在的片上LDO基本都用PMOS所以笔试默认你画PMOS版本。误差放大器是环路的核心。它采集反馈电压与基准电压的差值放大后去驱动调整管。误差放大器的增益直接决定了LDO的调整精度和负载调整率这里有个容易忽略的点误差放大器输出的驱动能力必须够否则拉不了大尺寸PMOS的栅极寄生电容瞬态响应会非常难看。反馈网络一般就是两个电阻分压把输出电压按比例送回误差放大器的反相输入端。基准电压源提供稳定的参考LDO的输出电压公式就是Vref乘以(1R1/R2)这个公式必须刻在脑子里笔试考频率极高。基准源在别处可能由带隙生成笔试中你只需要把它当成理想电压源即可。2.2 负反馈稳压的本质自动调节水阀理解LDO有个特别直观的类比把调整管想象成供水管道的阀门误差放大器就是感应水压的监控器。出水口水压输出电压低了监控器就把阀门开大一点让水流多一点水压高了监控器就拧小阀门让水流慢一点。整个过程不需要人干预是一个自动闭环回路。这个类比能帮你快速推演电路工作点。比如负载突然变大瞬间需要更多电流输出电容上的电荷被抽走输出电压下降。反馈电压也跟着下降误差放大器的输入差增大输出调整信号变化让PMOS的导通电阻变小提供更大的电流把输出电压重新拉回来。这就是LDO的负载瞬态响应笔试问“输出电压为什么会有一个下冲再恢复”时你按这个逻辑链写就能拿分。再往深一层你要理解负反馈是“相反方向调节”。PMOS调整管的栅极电压往上抬流过它的电流反而减小栅极往下拉电流变大。如果误差放大器把这个逻辑搞反了整个环路就是正反馈一上电就锁死在高或者低电平。这也是笔试里常挖的坑给定电路让你判断哪个接法会导致正反馈。核心判断准则就一条从基准到输出、从输出到反馈、从反馈到调整管整个回路的极性乘积必须是负号。2.3 三个必须闭着眼写出来的公式LDO电路分析的手撕题最后落到纸面上的是一组公式。我总结出三个高频公式笔试前务必背熟并能独立推导。第一个是输出电压公式。Vout Vref * (1 R1/R2)。注意这里的R1接在输出和反馈节点之间R2接在反馈节点和地之间反馈系数β R2/(R1R2)。如果题目给的反馈关系是另一种分压结构你要能举一反三。比如Vref接了同相端、分压网络的中间抽头接误差放大器的反相端还是同一个公式。第二个是环路增益公式。直流环路增益T_DC A_EA * gm_pass * (ro_pass || Rload) * β其中A_EA是误差放大器的电压增益gm_pass是调整管的跨导ro_pass是调整管的输出电阻Rload是负载电阻。这个公式揭示了LDO输出调整率为什么和负载有关Rload越大T_DC越低反馈抑制能力越弱。第三个是主极点公式。误差放大器输出节点的极点频率是f_p1 1/(2π * Ro_EA * Cpar_gate)输出节点的极点频率是f_p2 1/(2π * (Rload || ro_pass) * CL)。注意f_p2会随负载电流变化负载电流越大Rload越小极点频率越高。这就是为什么LDO的稳定性分析必须覆盖轻载到重载的整个过程只在一个负载点上看稳定的方案在实际芯片中一定会翻车。3. 笔试高频考点指标推导、极点判断与稳定性3.1 静态指标负载调整率与线性调整率笔试关于静态指标的题目几乎都在求两个调整率。负载调整率定义为输出电压随负载电流变化的比值单位可以写成mV/A或者%/A描述的是负载变重时输出被拉低多少。线性调整率则是输入电压变化引起的输出电压变化量描述的是电源前级的波动对输出稳定性的影响。你要能写出它们的来源和趋势而不只是背定义。负载调整率本质上由两部分的反馈能力决定。一是环路增益越高反馈调节越强输出变化越小。二是调整管的沟道长度调制效应ro_pass越大负载增大时Vds变化对电流的影响越小。注意这里有个容易混淆的点很多人会写成“负载调整率等于Rds_on的变化”。更准确的理解是负载电流变化导致调整管的工作点微移反馈环路尽量抑制这个微移剩余的误差就是负载调整率。线性调整率的推导则和PSRR有关联。输入电压直接通过调整管的前馈路径耦合到输出低频时被环路增益“除以”了一部分。这个除法关系在笔试中经常考我会在后面PSRR部分展开。记住线性调整率和负载调整率都是“低频小信号”的抑制能力高频时环路增益下降这个抑制能力也随之退化。3.2 动态指标PSRR、噪声与瞬态响应动态指标的考法比较“野”因为不同公司的笔试风格差异大。有的直接让你推导PSRR表达式有的画一条负载瞬态波形让你解释还有的考输出噪声和带宽的关系。PSRR电源抑制比本质上是输入到输出的增益负得越多越好。低频段PSRR主要由环路增益决定表达式近似为PSRR ≈ 1 T_loop单位换算成dB就是20log(T_loop)。当环路增益很高的时候电源纹波几乎被完全抑制。到了高频段误差放大器的增益滚降PSRR开始恶化再往上调整管的栅漏寄生电容直接把Vin信号前馈到输出PSRR可能出现退化甚至变为正增益。笔试中如果给一条PSRR曲线让你分析哪个频段受什么因素主导你就按这个思路写低频看环路中频看放大器带宽高频看寄生前馈。输出噪声方面LDO自身的噪声主要来自误差放大器和基准源。带宽越宽积分噪声越大。有些笔试题目会给出噪声频谱密度让你计算输出端的RMS噪声这属于基础信号与系统知识。注意分压电阻也会贡献热噪声尤其大阻值电阻所以大电阻反馈网络在低噪声场景中吃亏。瞬态响应是另一个高频考点。负载电流阶跃时输出电压会出现下冲或过冲接着以一定时间常数恢复。下冲幅度近似为ΔIout/(CL * slew_rate)加上环路带宽的限制。这里面试官想听的关键词是“大尺寸PMOS的栅极电容限制误差放大器的摆率”如果你能把slew rate限制和带宽限制分开讲清楚这道题就能体现出真实的工程经验。3.3 稳定性极点的位置决定成败LDO电路分析里最硬核的部分就是稳定性笔试手撕题目十有八九会碰极点。我见过的最常见的错误是考生上来就说“主极点在误差放大器输出端”根本不做计算。这个结论在许多内部补偿的LDO中是对的但在外置大电容的经典结构中未必正确。核心判断方法是先找到候选极点的频率比完大小再给结论。误差放大器输出端的极点由输出阻抗Ro_EA和栅极寄生电容Cg决定输出端的极点由负载电阻Rload和负载电容CL决定。轻载时Rload很大输出极点往往落在低频重载时Rload变小输出极点推高。你手上的参数算出哪个极点在低频哪个就是主极点不能靠死记硬背。一旦确定了主极点补偿方案就水到渠成。如果主极点在EA输出端就加大EA输出节点的等效电容内部米勒补偿把低频极点压低、把输出极点推高拉开极点多到单位增益带宽之外。如果主极点在输出端就需要借助负载电容的ESR零点来抵消输出极点让相位裕度在增益穿越频率处仍然足够。笔试中遇到“ESR取值范围怎么选”的题目本质上就是在问零点和极点的相对位置。3.4 面试官爱问的判断题结合我做过和见过的笔试题下面这些判断题出现的频率很高我做成一个速查表你复习时一眼扫过去就知道重点题目问法正确答案要点常见错误PMOS和NMOS调整管怎么选PMOS压差小、无需额外高压偏置误以为NMOS压差更小LDO主极点在哪个节点必须列两个极点表达式再判断开口就说EA输出端负载从轻载改为重载哪个极点移动输出极点随Rload减小而升高说成主极点不变提高环路增益的副作用带宽变低、稳定性变差只看到精度变好外置电容ESR有什么作用提供零点抵消输出极点以为ESR越小越好重载瞬态下冲为什么大栅极电容限制了EA摆率只归因于带宽每一条判断题背后都是一次真实的面试场景。比如ESR那道题很多同学会把“ESR必须小”当成铁律因为电感相关的开关电源里ESR大确实不好。但在LDO的稳定性分析里ESR太小反而让零点跑到带宽之外相位裕度不够输出可能在瞬态时振荡。这就是不看语境套结论的典型翻车现场。4. 经典手撕题逐题拆解从画电路到算环路4.1 第一题手绘PMOS LDO并标注关键模块秋招笔试中最高频的动作就是在一张空白A4纸上画出完整的PMOS LDO电路并要求标注误差放大器、PMOS调整管、反馈分压电阻、输出电容和负载。我建议你按固定顺序画这样不会漏器件先画VIN在左上角PMOS调整管串联在VIN和VOUT之间VOUT往下挂负载电容和负载电流源。然后在VOUT和地之间画R1和R2分压串分压点feedback接到右边误差放大器的反相输入端基准Vref接同相输入端。最后误差放大器输出Vg接PMOS栅极形成完整闭环。画图时有两处细节特别得分。第一PMOS的体效应必须标出来源极接VIN体端也接VIN漏极接VOUT。有些同学把源漏画反了整个管子就工作在错误的状态。第二输出电容要画成带ESR的形式用一个小电阻串联在电容符号旁边画完之后可以主动说“这个ESR会在高频引入一个零点对稳定性有影响”面试官通常听到这里就会点头。这个题看起来简单实际上是在考察你的系统完整性。我记得有个同学面试回来跟我说他画电路时漏了基准源直接把运放正相输入端画成接地了。面试官追问“那输出电压谁决定”他愣住了。所以基准源和分压电阻网络是必须画的缺少任何一个闭环就没有参考输出电压就是不可控的。4.2 第二题给定参数找出主极点并估算相位裕度这道题是LDO电路分析中最经典的“计算题”也是手撕题里的重头戏。我给出一个标准题型你先自己做再对照下面的解法。题目条件PMOS LDO误差放大器增益A_EA 400V/V输出阻抗Ro_EA 2MΩ栅极寄生电容Cg 5pF。调整管跨导gm_pass 0.5S输出电阻ro_pass 100kΩ。负载电流是1mA到100mA范围可调。输出电容CL 2uF反馈分压R1 R2 100kΩβ 0.5。请你判断主极点位置估算满载和轻载时的相位裕度并说明是否需要补偿。第一步把公式列出来。EA输出极点频率f_EA 1/(2π * Ro_EA * Cg) 1/(2π * 2e6 * 5e-12) ≈ 15.9kHz。输出极点频率与负载有关满载时Rload 1.8V/100mA 18Ωf_out 1/(2π * (Rload||ro_pass) * CL) ≈ 1/(2π * 18 * 2e-6) ≈ 4.4kHz轻载时Rload 1.8V/1mA 1.8kΩf_out 1/(2π * 1800 * 2e-6) ≈ 44Hz。第二步比较极点。无论满载还是轻载输出极点都低于EA输出极点所以这个结构的主极点在输出端。这一步写清楚就能拿到这道题的大部分分数。直流环路增益T_DC A_EA * gm_pass * (Rload||ro_pass) * β。满载时(Rload||ro_pass)18Ω/约100kΩ18ΩT_DC 4000.5180.5 1800约65dB。轻载时(Rload||ro_pass)≈1.8kΩT_DC 4000.518000.5 ≈ 180000约105dB。负载越轻环路增益反而越高这本身就会给稳定性带来麻烦。第三步估算相位裕度。满载时主极点f_out4.4kHz次极点f_EA15.9kHz。单位增益带宽近似为T_DC与主极点的乘积f_u ≈ 4.4k1800 ≈ 7.9MHz。次极点15.9kHz远低于f_u所以在增益穿越时第二个极点已经贡献了接近-90度的相移相位裕度只剩约90度-(180度-90度-arctan(7.9M/15.9k))实际上趋近0甚至为负环路不稳定。轻载时更惨主极点44Hz次极点16kHzf_u ≈ 44180000 ≈ 7.9MHz同样次极点远在带宽内相位裕度严重不足。结论这个LDO不加补偿必然振荡。补偿方案有两个大方向。一是改用内部米勒补偿在EA输出端增加电容把EA极点压低到低于最差情况下的输出极点成为新主极点同时让输出极点成为次极点并确保它落在带宽之外。二是用ESR零点补偿但根据我们刚才的计算ESR零点要落在4.4kHz到15.9kHz之间才有效ESR约为1/(2πfzCL)若取fz10kHz则ESR≈8Ω这在片内很难实现通常需要外部大ESR电容。这在实际中往往是选择内部补偿的原因。4.3 第三题补偿方案怎么答才算高分上一题的答案写着“加补偿电容”但这只是答对了方向。面试官真正想听的是你怎么选补偿点、怎么确定电容范围。内部米勒补偿的核心知识点是“极点分裂”。在误差放大器输出节点和输出节点之间跨接一个Cc由于PMOS调整管是共源结构栅极到漏极的增益为正且较大米勒效应将这个Cc等效放大到Cc*(1gm_pass*(Rload||ro_pass)) 的电容值压在EA输出端让主极点大幅下移。与此同时输出节点的等效电容被缩小输出极点被推高。两个极点一个往下、一个往上极点是“掰开的”带宽内的相位裕度就有了保障。现在回答“Cc取值范围”的问题。要保证全负载范围内稳定最简单粗暴的准则是把主极点f_p1选在最差情况轻载主极点最低的情况之下同时让单位增益带宽只碰到一个极点。以上面题目为例轻载时输出极点44Hz满载时4.4kHz。若加米勒电容让主极点压在10Hz以下次极点推高后落在几百kHz以上f_u依然由主极点决定约T_DCf_p1仍然可能超过次极点频率所以光压主极点还不够还要保证“主极点压得足够低使得T_DCf_p1仍低于次极点”这是笔试答“为什么”时能拿分的地方。如果题目不问推导只问判断你只要说出三个要点米勒电容接在高增益节点之间、低频主极点压低、高频次极点推高、最终保证相位裕度大于45度即可。实际工程中通常要求60度以上但笔试手撕能算出45度就可以收工。4.4 第四题调整管尺寸与dropout电压的计算第四类高频手撕题是尺寸估算题目套路很固定输入最低电压、输出目标电压、最大负载电流让你选择PMOS的宽长比。这类题考察的是线性区导通电阻的概念。举一个具体例子输入Voltage range 3.0V到3.6V输出1.8V最大负载100mA要求dropout电压不超过0.3V。此时PMOS工作在线性区导通电阻的上限是Rds_on_max Vdrop / Iout_max 0.3V / 0.1A 3Ω。注意这里Vdrop的0.3V是PMOS漏源电压Vds不是栅源电压Vgs。线性区电流公式Id μpCox*(W/L)[(Vgs-Vth)Vds - 0.5Vds²]。当Vds很小时导通电阻近似为1/[μpCox(W/L)*(Vgs-Vth)]。假设工艺参数μpCox 50μA/V²PMOS的|Vth| 0.4V最差情况下Vgs VIN_min - VGATE。要保证PMOS被充分导通通常让Vgs-Vth Vds。为简化设Vgs取一个典型偏置使得Vgs-Vth ≈ 1.0V。那么要求(W/L) ≥ 1/(Rds_on_max * μpCox * (Vgs-Vth)) 1/(3 * 50e-6 * 1.0) ≈ 6667。如果L0.18μm则W需要约1.2mm如果L取1μmW约6.7mm。这个数字反映了一个工程直觉大电流LDO的调整管面积很大栅极电容也大所以误差放大器的驱动能力不能太小。笔试答题时要把计算步骤完整写出来不要只写W/L6667。你还需要额外提一句“片内面积和栅极电容的权衡”。如果一味追求小导通电阻而把W/L做大栅极电容会拖慢环路响应瞬态性能和稳定性都要重新评估。这些附加说明往往就是区分“背答案”和“真懂工程”的关键加分点。5. 从手撕到仿真Cadence/Spectre验证一个LDO环路5.1 搭建最小测试电路笔试毕竟只是纸上谈兵真到了面试最后一轮或者入职后做项目你必须能在Cadence/Spectre或者HSPICE里把一个LDO环路搭出来仿真验证你手撕出来的结论。很多同学在学校里只跑过bandgap或者运放对LDO仿真流程不熟悉其实步骤不复杂。先在Schematic里搭最小单元理想电压源提供VINPMOS管做调整管分压电阻R1/R2采样输出理想运放用VCVS搭或者实际误差放大器接成负反馈输出接负载电容CL和电流源做负载激励。这里有个实用技巧初期验证阶段用理想运放替代误差放大器简化调试先把环路架构和补偿思路跑通用实际电路替代后再把误差放大器的限制考虑进来比如输出摆幅和偏置电流。搭测试电路之后第一个要确认的是直流工作点。跑一次DC Operating Point仿真查看Vout是否等于Vref*(1R1/R2)同时查看PMOS管的Vds和Vgs是否落在预期区域。很多新手在这个阶段会发现输出根本不是目标电压原因往往是反馈极性接反或者分压电阻阻值不对。先解决直流再谈交流。5.2 STB仿真环路增益与相位裕度的正确读法LDO的稳定性仿真必须用STBStability仿真也就是在反馈环路里插一个电压源或者电流源求解环路的波特图。Spectre里对应的是stb分析Cadence ADE里选择stb设置注入点和参考点然后跑AC仿真就能得到环路增益和相位曲线。我要特别提醒一个读图误区相位裕度要从“环路增益降到0dB处的剩余相位”来读。在Phase曲线上找到增益穿越点看这个频率对应的相位还有多少余量不是看增益曲线和相位曲线在哪个点交叉。判断稳定性时也一样只用增益穿越频率处的相位裕度作为标准不要被低频处相位接近180度迷惑。初学者常犯的错就是在100Hz处看到相位还剩60度以为整条环路都稳定结果在10kHz处增益已经跌破0dB相位却只剩下20度。仿真时还要做PVT工艺角、电压、温度扫描。笔试手撕题只讨论一个典型工作点但仿真验证必须覆盖fast、tt、slow三个工艺角VIN从最小到最大温度从-40℃到125℃负载从1mA扫到100mA。每一个组合都要跑一遍STB记录单位增益带宽和相位裕度。我在实际项目中见过一个LDO典型工况下相位裕度有70度但低温slow角满载时直接掉到30度最后靠加大补偿电容才解决。笔试答案里的“全负载范围稳定”不是一个口号它是仿真跑出来的。5.3 用仿真验证手撕题结论回到第4.2节那个二次极点问题。你可以直接在Spectre里对比“有补偿”和“无补偿”两种情况的STB结果。无补偿时你会在增益曲线上看到两个极点的转折相位在单位增益附近剧烈恶化相位裕度接近零甚至震荡。这时跑一个瞬态仿真给负载加一个1mA到100mA的阶跃输出波形大概率会持续振荡也就是所谓的“LDO本身是个振荡器”。加米勒补偿电容之后重复STB你会看到增益曲线的低频转角大幅下移高频的第二个极点被推高相位裕度回到45度以上。跑同样的瞬态阶跃输出会出现干净的下冲锋和指数恢复不再振荡。这种前后对比是面试中很加分的展示素材既证明你懂理论也证明你能用工具落地验证。顺便提一个仿真收敛问题的处理。STB有时会在某些PVT组合下不收敛通常不是环路本身的问题而是初始工作点没有建立好。先在DC仿真中强制收敛或者用“初期扫”逐渐加电源解决不要一上来就改环路参数。这些细节虽然没有写在标准答案里但在实际项目里非常救命。5.4 仿真到流片之间容易忽略的坑仿真通过之后离芯片真正工作还差一步——你处理了很多“非理想因素”吗笔试里忽略它们是合理的但真实项目的笔试讨论中如果你能主动提出来会让面试官对你刮目相看。第一个是误差放大器的输入失调电压。Vos直接加在基准电压上会让输出电压偏离设计值它的影响是Vos * (1R1/R2)不是原始的Vos。第二个是分压电阻的温度系数电阻阻值漂移会直接改变反馈系数导致输出电压随温度变化。第三个是地弹和封装寄生电感负载电流突变时地线上Ldi/dt会产生压降让实际输出电压偏离理想值。这些扩展点你若能自然地说出来面试官通常会接着问“那你觉得哪一项影响最大”。这时候你可以分析低噪声应用里电阻噪声占主导因为宽带的积分噪声会直接叠加在输出上大电流应用里封装寄生电感主导地弹产生的纹波可能比你LDO本身的PSRR贡献还大。答案是开放的关键在于你展示出来的系统级思考能力这正是IC设计笔试从“会做”到“做好”的分水岭。6. 踩坑实录笔试中最容易丢分的地方6.1 我见过频率最高的低级错误秋招季我帮忙复盘过不少笔试答卷有些错误几乎每个人都会犯提出来你可以对照检查一下。第一个错误分不清负载调整率和线性调整率。有同学写答案时把两个定义写反了VIN变化引起Vout变化的叫线性调整率Iout变化引起Vout变化的叫负载调整率。这个错误相当致命因为面试官一眼就能看出来你没真正用过LDO。第二个错误调整管的极性搞错。PMOS的源接VIN、漏接VOUT、体接VIN写反之后整个管子不工作画NMOS版本时源接地、漏接输出又忘了NMOS做调整管需要更高的栅压。这种图错误在笔试中是直接零分的。第三个错误只答了一个极点。很多同学一看到LDO就条件反射地说“主极点在误差放大器输出端”。但如果题目给了具体的CL和负载电流条件你至少要花30秒列式计算再下结论。我见过不少因为“主极点答错”导致整个稳定性分析全部翻车的情况十分可惜。第四个错误计算环路增益时漏了反馈系数β。T_DC A_EA * gm_pass * (ro_pass||Rload) * (R2/(R1R2))有的同学把最后一项漏了误差可能达6dB相位裕度估算也随之偏乐观。笔试中这是送分项丢了太亏。第五个错误补偿手段张冠李戴。外置ESR零点和内部米勒补偿是两种不同的思路有同学把两者的适用场景混在一起说面试官一追问就露馅。我的经验是看到负载电容CL很大μF级时优先考虑输出主极点结构看到误差放大器输出端有补电容时优先考虑内部补偿结构。先判断拓扑再谈手段。6.2 手撕题目的答题顺序与得分点手撕LDO题目时我建议你给自己固定一个答题套路这个套路能保证你在紧张的状态下把所有得分点覆盖完。第一步画完整电路图标注所有节点的坐标名VIN、VOUT、FB、Vg标完检查一遍极性。第二步写反馈极性判断从VOUT变化到FB变化再到Vg变化最后回到VOUT确认是负反馈。这一步花30秒能得到清晰的逻辑结构。第三步写关键直流公式Vout公式、反馈系数公式、直流环路增益公式。第四步列极点表达式比较频率大小给出主极点判断。第五步估算相位裕度给出补偿方案。这个顺序和评分点是对应的。笔试阅卷时面试官按节点看分不会因为你最后一步没画完就全盘给零分。我认识的一位资深模拟工程师在面试应届生时说过一句话我不要求你把每个数字都算对但我要看到你有完整的环路分析框架。所以哪怕时间紧前面四步一定要写全最后一步即便算错也有不少分。还有个小技巧在白纸上画的时候尽量写小一点、留白多一点这样后面补充公式时不会没地方写。手撕题最怕的是一开始画太大写到后面只能挤在边角字迹潦草容易看漏。我当年面试时就在这上面吃过亏后面板书的稳定性推导被挤成一小块面试官看了好一会儿才看明白。6.3 时间分配与临场追问的应对秋招笔试的时间通常很紧LDO题目通常和其他模块题一起出现比如一个半小时里包含带隙、运放、LDO三道手撕题。我建议LDO题目控制在25分钟内完成。前10分钟画图、写公式中场10分钟做极点和补偿分析最后5分钟检查一遍极性、单位和物理意义。真的进了面试环节面试官很可能在你写完第一问之后追问“如果把负载电容砍掉一半会怎样”。这时候不要慌张回到你的主极点表达式CL变小会让输出极点频率上移主极点位置可能从输出端变化到EA输出端整个补偿方案都要跟着调整。你拿着公式现场推一遍比背一个结论有用得多。我个人经历中最有价值的一次面试是在一家电源芯片公司面试官没有直接问我LDO而是在我写完LDO电路后问了一句“你为什么在输出端放这么大的电容”我当时把输出电容的作用链完整说了一遍提供负载瞬态电流、形成主极点或次极点、和ESR零点配合稳环路。面试官听完点点头后面专门让我做了一道系统级题目。那次面试最终拿到了Offer我后来回想其实就是因为对LDO的分析不是死记硬背而是真的理解了每个元件在环路里的位置。最后再分享一点我的刷题体会从我自己准备秋招到帮人复盘笔试反复出现的LDO电路分析题让我最大的感慨是这个电路一点都不高深但它把模拟IC入门需要的地基知识全部串了起来。反馈、极点、补偿、器件工作区、负载瞬态每一个概念都在这两三级的电路结构里有落脚点。我给准备笔试的同学一个很实际的建议不要只背结论找一个周末拿出一张白纸从Vref和分压电阻出发自己把PMOS LDO的完整环路从头推到尾。算一算不同负载下极点的移动给环路加一个米勒电容再看看单位增益带宽会怎么变化。这个过程不需要仿真软件一支笔一张纸就够了。做完之后你再去刷任何一家公司的LDO笔试真题会发现题目再怎么变你都能从第一性原理出发把答案一步步写出来。另外一个取舍我放在最后说笔试LDO题之外真正影响面试结果的是你在分析过程中展现出来的“为什么”。为什么用PMOS不用NMOS、为什么要保证轻载稳定、为什么ESR不能太大也不能太小。这些原因我上面都写到了。把这些问题挨个问自己一遍能顺畅答出来IC秋招笔试题里的经典LDO电路分析就算真正过关了。
