手写操作系统必学：x86中断机制原理与IDT实战

1. 项目概述为什么一个“手写简易操作系统”必须从中断讲起“手写简易操作系统十——中断概述”这个标题乍看像是一门嵌入式课的作业编号但如果你真动手写过哪怕最基础的内核启动代码就会明白中断不是第十章才该学的内容而是你按下电源键后CPU真正开始“听人话”的第一个门槛。我带过不少想从零写操作系统的开发者八成卡在第3章——他们能用汇编把实模式切到保护模式能初始化GDT和IDT可一旦键盘敲一下没反应、定时器不跳转、串口收不到字节就全盘停摆。问题不在汇编语法而在于他们把“中断”当成一个待实现的功能模块而不是整个系统运行的呼吸节律。中断本质上是硬件对CPU发出的“紧急呼叫”。它不等你当前指令执行完也不管你正在处理什么关键数据只要信号一来CPU立刻保存现场、跳转服务、处理完毕再原路返回。这种“打断-响应-恢复”的机制是操作系统得以脱离单任务轮询、实现多任务调度、设备驱动交互、时间片管理的底层基石。没有中断你的OS就是一台高级计算器只能顺序执行无法响应外部事件更谈不上“实时性”或“交互性”。这个项目标题里的“简易”二字极具迷惑性。很多人以为“简易功能少”于是跳过中断直接写进程切换。结果呢写出来的调度器永远在空转因为根本没人告诉它“现在该切了”。我试过用QEMU模拟一个无中断的x86内核它能打印“Hello Kernel”然后永远卡在while(1)里连键盘按下去都像按在真空里——不是代码错了是系统失去了感知世界的能力。所以这一章的核心价值远不止于“讲清楚中断向量表怎么填”。它要解决三个真实痛点第一如何让CPU在开机后第一时间识别并信任外部设备的请求第二如何在保护模式下安全地将特权级切换、栈切换、上下文保存全部封装进几行汇编第三如何设计一个可扩展的中断分发框架让后续加入的键盘、硬盘、网卡驱动不用重写整个中断入口。这些不是理论推演而是我在某高校嵌入式实验室带学生做教学OS时连续三届学生踩坑后总结出的硬核经验。适合谁适合所有已经写出bootloader、能进入C语言环境、但还没让第一个外设“活起来”的实践者。你不需要懂Linux内核源码但必须清楚中断不是附加功能它是操作系统从“程序”蜕变为“系统”的临界点。2. 中断机制的整体设计与思路拆解为什么必须用IDT而非简单跳转2.1 从硬件触发到软件响应的完整链路理解中断不能只盯着CPU内部必须拉通“硬件信号→芯片组→CPU引脚→内部逻辑→内存结构→C语言函数”这条全链路。以PC最常见的可编程中断控制器PIC为例它的存在本身就说明了一个残酷事实CPU原生不支持多设备并发中断。早期8086只有INTR和NMI两个引脚而现代主板上有几十个外设需要抢着报信。PIC就像一个前台接待员把键盘、鼠标、串口、软驱的请求统一收进来按优先级排队再打包成单一信号送给CPU的INTR引脚。这就是为什么你在实模式下初始化PIC时必须重新映射中断向量——因为IBM PC/AT为了兼容老设备把IRQ0时钟硬编码到0x08而CPU默认的0x00~0x1F是留给异常的直接冲突。很多初学者会问“既然PIC这么麻烦能不能绕过它直接接CPU”答案是在x86上不行除非你用的是纯ARM Cortex-M这类MCU它用NVIC嵌套向量中断控制器把中断管理集成进内核。但本项目目标是x86兼容OS就必须直面PIC/IOAPIC这套经典架构。我见过最典型的错误就是学生在保护模式下直接用cli/sti关开中断却忘了PIC本身也有自己的中断屏蔽寄存器IMR。结果关了CPU的INTRPIC还在往总线上发信号导致系统看似“静音”实则中断积压一开中断就洪水般涌来内核当场崩溃。2.2 IDT保护模式下的中断“导航地图”进入保护模式后CPU不再用实模式下的中断向量表IVT固定在0x00000而是启用中断描述符表IDT。这个转变不是简单的地址换算而是安全模型的根本升级。IVT里存的是16位段基址16位偏移没有任何权限检查而IDT每个条目是8字节的描述符包含段选择子指向GDT中的代码段、偏移地址32位、类型标志Gate Type、DPL描述符特权级、P位存在位。这8个字节的设计决定了三件生死攸关的事第一特权级控制。DPL字段规定了调用该中断门所需的最低CPL当前特权级。比如时钟中断服务例程ISR必须运行在ring0那么它的DPL必须设为0。如果用户程序试图用int $0x20触发它CPU会直接抛出通用保护异常#GP而不是让你胡来。这是操作系统隔离用户态和内核态的第一道物理屏障。第二栈切换保障。当CPL≠DPL时如用户态触发系统调用CPU会自动从TSS任务状态段中加载新的ss0和esp0切换到内核栈执行ISR。否则所有中断都在用户栈上跑一个栈溢出就能把内核搞崩。我当年调试一个死机问题追踪三天才发现是TSS中的esp0被误设为0每次中断都往地址0写数据覆盖了关键内存。第三存在性校验。P位为0的IDT条目CPU视为无效触发#NP异常。这给了我们动态管理中断向量的空间——比如热插拔设备时可以先清P位卸载驱动后再填新地址比暴力修改向量安全得多。所以IDT不是一张静态地图而是一个带权限、带栈管理、带存在校验的动态导航系统。它的初始化绝不是“填满80个空格”那么简单而是要精确计算每个中断号对应的段选择子、偏移地址、DPL值并确保GDT中对应代码段的DPL和TYPE字段匹配。漏掉任何一个bit轻则中断不触发重则系统重启。2.3 中断门、陷阱门与任务门选错门型等于埋雷IDT描述符的Type字段决定门的类型常见有三种中断门Interrupt GateType0xE、陷阱门Trap GateType0xF、任务门Task GateType0x5。初学者常混淆前两者认为“反正都是跳转”但它们对IF中断标志的处理截然不同中断门CPU在跳转前自动清IF位禁止嵌套中断。这是绝大多数硬件中断如IRQ0时钟、IRQ1键盘的标配。为什么因为时钟中断里如果又来了个键盘中断而你的ISR没做重入保护两个中断共享同一套局部变量数据必然错乱。自动关IF强制串行化是最简单可靠的方案。陷阱门跳转前后IF位不变。这适用于软件异常如int $0x03断点、int $0x80系统调用。系统调用必须允许嵌套——比如你在write()里触发了缺页异常缺页处理完还得回来继续write中间不能丢掉用户态的IF状态。任务门已基本淘汰x86-64下甚至不支持。它会触发硬件任务切换开销巨大现代OS全用软件任务切换替代。我踩过的最大坑是把键盘中断设成了陷阱门。测试时一切正常直到某次快速连按回车第二个按键中断在第一个ISR执行中途到来两个ISR同时操作同一个键盘缓冲区结果内核打印出乱码最后定位到是缓冲区索引变量被并发修改。改成中断门后问题消失。这个教训让我彻底明白门型选择不是语法问题而是并发安全的底层契约。每个中断号该用哪种门必须严格对照Intel SDM手册的“Interrupt and Exception Vector Table”章节不能凭感觉。3. 核心细节解析与实操要点从IDT初始化到C语言ISR的无缝衔接3.1 IDT描述符的内存布局与填充技巧IDT本身是一张线性表每个描述符8字节共256项0x00~0xFF总长2048字节。但实际使用中我们不会填满全部。标准PC架构只用0x00~0x1F处理CPU异常除零、页故障等0x20~0x2F留给PIC主从片的16个IRQ0x20IRQ0时钟0x21IRQ1键盘…0x30~0xFF可自定义如系统调用int $0x80通常放0x80。因此一个精简IDT只需分配256×82048字节用static uint8_t idt_mem[2048]即可。填充IDT的关键在于正确构造8字节描述符。以x86-32为例其格式为字节偏移含义说明0-1偏移地址低16位ISR函数地址的低16位2-3段选择子GDT中代码段的索引如0x084偏移地址高8位ISR地址的高8位32位地址的bit16~235类型与属性Bit7:P(存在), Bit6-5:DPL, Bit4:0, Bit3-0:Type(0xE中断门)6-7保留/未用全0这里有个极易忽略的细节段选择子必须指向GDT中一个有效的、DPL0的代码段。很多人初始化GDT时只写了数据段和代码段描述符却忘了给代码段设置正确的DPL。GDT中代码段描述符的DPL字段在字节5的bit6-5位必须为00即ring0。如果设成11ring3那么即使IDT里DPL0CPU也会因“目标段DPL 请求DPL”而拒绝跳转触发#GP异常。实操中我推荐用宏封装IDT填充避免手工计算偏移#define SET_IDT_DESC(d, addr, sel, type, dpl) do { \ uint32_t _addr (uint32_t)(addr); \ (d)[0] _addr 0xFFFF; \ (d)[1] (sel); \ (d)[2] (_addr 16) 0xFF; \ (d)[3] 0x80 | ((dpl) 5) | (type); \ (d)[4] 0; (d)[5] 0; \ } while(0) // 使用示例将时钟ISR地址填入IDT第0x20项 uint8_t *idt_entry_0x20 idt_mem 0x20 * 8; SET_IDT_DESC(idt_entry_0x20, clock_isr, 0x08, 0xE, 0);这个宏强制你思考每个参数的意义比直接memcpy安全得多。注意0x80是P位存在(dpl)5把DPL移到bit6-5type直接填入低4位。一行宏展开逻辑清晰不易出错。3.2 汇编层ISR入口为什么必须用独立汇编文件C语言无法直接处理中断的硬件要求自动保存/恢复所有寄存器、精确控制栈切换、处理EFLAGS中的IF位。因此每个中断号必须有一个汇编写的“桩函数”Stub它干三件事1压入错误码部分异常有2压入中断号3调用C语言ISR。这个桩必须用.globl导出且不能被编译器优化掉。以时钟中断IRQ0向量0x20为例其汇编桩irq20.asm内容如下.global irq20_stub irq20_stub: pushl $0 # 无错误码的中断压入0占位 pushl $0x20 # 压入中断号 jmp common_irq_handler而键盘中断IRQ1向量0x21因可能产生错误码如PIC故障需压入错误码.global irq21_stub irq21_stub: pushl $0x21 # 压入中断号有错误码的异常CPU自动压入错误码在栈顶 jmp common_irq_handler关键点在于common_irq_handler这个统一入口。它用纯汇编编写负责1保存所有通用寄存器pusha2保存ds/es/fs/gs因中断可能发生在任何段3加载内核数据段movw $0x10, %ax; movw %ax, %ds4调用C函数do_irq(int irq_num)5恢复所有寄存器popa6执行iret。这里iret指令至关重要——它不仅弹出EIP还弹出CS和EFLAGS从而自动恢复IF位中断门下IF0所以恢复后IF0需在C函数末尾手动sti。我曾因忘记在do_irq末尾加__asm__ __volatile__(sti);导致中断处理完后IF仍为0系统彻底“失聪”。调试时用QEMU的info registers命令查看EFLAGS的IF位一眼就能定位。3.3 C语言ISR的编写规范与上下文管理C语言ISR即do_irq调用的具体函数如do_timer()、do_keyboard()看似自由实则约束极严严禁调用任何可能阻塞的函数如malloc、printf、memset若用在非cache行对齐内存上可能触发缺页、任何含自旋锁的代码。中断上下文没有睡眠能力一旦阻塞整个系统挂起。必须使用原子操作访问共享数据键盘缓冲区、定时器计数器等必须用atomic_inc()、atomic_read()等或关中断临界区cli/sti。我见过最惨的案例是用普通int变量存键盘扫描码连按两个键后变量值变成0因为两个中断同时执行buf[head] scancodehead不是原子操作。栈空间极度受限x86中断栈默认只有几KB且与内核栈共享。所有局部变量必须精打细算。我习惯把大结构体如键盘包解析放在全局内存池ISR只做最轻量的入队操作重活交给下半部Bottom Half在进程上下文中处理。一个健壮的do_timer()骨架如下// 全局变量声明为volatile防止编译器优化 volatile uint32_t jiffies 0; volatile uint32_t timer_ticks 0; void do_timer(void) { // 1. 简单原子计数无锁 jiffies; timer_ticks; // 2. 检查是否到时间片切换点假设每10ms切一次 if (timer_ticks 10) { timer_ticks 0; // 触发调度器此函数必须是无锁、无阻塞的 schedule(); } // 3. 清除PIC EOIEnd of Interrupt命令 // 主片IRQ0需发送0x20从片IRQ2需先发0x20再发0x22 outb(0x20, 0x20); // 发送EOI给主PIC }注意outb(0x20, 0x20)这行。PIC收到EOI后才允许同优先级或更低优先级的中断再次触发。如果忘了这行第一次时钟中断后PIC就“锁死”再也不发信号。这是新手调试中断时90%的“无声失败”根源。4. 实操过程与核心环节实现从QEMU调试到真实硬件验证4.1 QEMU环境下的IDT加载与中断触发全流程QEMU是调试中断的黄金工具因为它提供-d int参数可打印每次中断的详细信息。搭建最小可测环境步骤如下编译链接脚本确认IDT位置确保idt_mem数组被链接到一个固定的、不会被其他数据覆盖的地址如0x10000。在linker.ld中添加.idt : { *(.idt) . ALIGN(4096); } RAM并在C文件中用__attribute__((section(.idt)))标记数组。加载IDT的汇编指令在内核初始化函数中用lidt指令加载IDTR寄存器// 加载IDTidt_ptr是6字节结构[limit:2][base:4] movl $idt_ptr, %eax lidt (%eax)开启中断执行sti指令。此时CPU开始监听INTR引脚。触发测试中断在QEMU命令行中用-device isa-debug-exit,iobase0xf4,iosize0x4添加调试设备然后在代码中outb(0xf4, 0x0)即可触发退出。但这只是软件中断。要测硬件中断需用-device i440fx-pcihost模拟标准PC芯片组。最关键的调试技巧是QEMU的-d int,cpu_reset选项。启动后你会看到类似输出INT: vector0x20 cs:eip0x0008:0x00100000 IF1 INT: vector0x21 cs:eip0x0008:0x00100000 IF0这表示0x20号中断成功触发且CPU正确清除了IF位。如果看不到任何INT日志说明IDT没加载、PIC没初始化、或sti没执行。我常用的一个快速验证法在common_irq_handler开头加outb(0x80, 0x0)然后用逻辑分析仪抓0x80端口波形。只要看到脉冲证明汇编桩已执行再在do_irq开头加同样指令就能定位是汇编层还是C层出了问题。4.2 PIC初始化主从片级联的魔鬼细节标准PC有两个PIC主片Master PICIRQ0-7和从片Slave PICIRQ8-15从片通过IRQ2连接到主片。初始化PIC是中断能用的前提但其过程充满反直觉设计主片初始化序列outb(0x11, 0x20)—— ICW1发送初始化命令字1边沿触发、需要ICW4。outb(0x20, 0x21)—— ICW2设置中断向量基址为0x20即IRQ00x20。outb(0x04, 0x21)—— ICW3告诉主片从片接在IRQ2上所以填0x04二进制00000100。outb(0x01, 0x21)—— ICW4设置工作模式为8086/88模式非缓冲模式。从片初始化序列outb(0x11, 0xA0)—— ICW1同主片。outb(0x28, 0xA1)—— ICW2设置从片向量基址为0x28即IRQ80x28避开主片的0x20-0x27。outb(0x02, 0xA1)—— ICW3告诉从片它连在主片的IRQ2上所以填0x02。outb(0x01, 0xA1)—— ICW4同主片。这里最易错的是ICW3的值。主片填0x04IRQ2的位掩码从片填0x02自身在主片上的编号二者不能互换。我曾因填反导致键盘IRQ1和从片IRQ2信号全乱调试三天才发现。初始化后必须用outb(0xFC, 0x21)屏蔽除IRQ0时钟和IRQ1键盘外的所有中断0xFC 11111100二进制只开bit0和bit1。否则硬盘、软驱等设备的噪声中断会疯狂刷屏。4.3 真实硬件验证从QEMU到裸板的平滑迁移QEMU调试通过后下一步是烧录到真实x86开发板如MinnowBoard或老旧的Atom工控板。这时会暴露QEMU隐藏的细节时钟源差异QEMU默认用-rtc baselocaltime而真实硬件用CMOS RTC或HPET。需在BIOS中确认ACPI timer可用并读取0x40:0x6C获取实时毫秒。PIC vs APIC现代CPU默认启用APIC高级可编程中断控制器它取代了传统PIC支持更多中断向量和SMP。若开发板BIOS中APIC被禁用PIC才能工作若启用则必须初始化APICIDT向量也需重映射。我建议初学者先在BIOS中关闭APIC用经典PIC起步。内存映射冲突QEMU的RAM从0x100000开始而真实硬件可能有SMRAM系统管理模式内存或PCI配置空间占用高端内存。用dmesg | grep -i memory查看内核内存布局确保IDT不落在保留区域。一次成功的裸板验证我记录了关键步骤用dd ifkernel.bin of/dev/sdb bs512 seek1写入MBR后分区启动时按Pause键观察POST自检是否通过进入GRUB后用cat (hd0,msdos1)/boot/kernel.bin | md5sum校验文件完整性内核启动后用串口打印IRQ0 triggered: jiffies1确认时钟滴答接USB键盘按任意键串口应打印Key scan code: 0x1C。当看到串口稳定输出jiffies递增且按键响应延迟低于50ms时你就真正跨过了中断这道坎。那一刻的成就感不亚于第一次让LED闪烁。5. 常见问题与排查技巧实录那些年我们追过的中断幽灵5.1 中断不触发的十大原因速查表现象最可能原因快速验证法解决方案完全无声QEMU无INT日志sti指令未执行在sti后加outb(0x80, 0x1)用逻辑分析仪看波形检查sti是否被编译器优化掉加__asm__ __volatile__(sti);IDT加载失败lidt指令参数错误用QEMUinfo registers看IDTR值是否为预期地址确认idt_ptr结构体6字节对齐limit字段为2047256*8-1PIC未初始化主片ICW1未发0x11读PIC端口inb(0x20)应返回0x11严格按ICW1-ICW4顺序发送不可跳步中断号错位PIC ICW2基址设错键盘按A键串口打印IRQ: 0x22应为0x21主片ICW20x20从片ICW20x28不可混淆中断触发一次后停止忘记发EOI在do_timer()末尾加outb(0x20, 0x20)看是否恢复每个ISR末尾必须outb(0x20, 0x20)主片或outb(0x20, 0xA0)从片触发后系统重启ISR中栈溢出或非法内存访问QEMU加-d guest_errors看是否报#DF双重故障检查ISR中局部变量大小用sizeof确认确保所有指针已初始化键盘响应延迟高PIC优先级设置不当用inb(0x20)读IRR中断请求寄存器看bit1是否常置1重置PICoutb(0x20, 0x20); outb(0x20, 0xA0)清IRR多中断并发错乱共享变量未原子化连按两次ESC缓冲区头尾指针错位用atomic_t包装计数器或cli/sti围住临界区QEMU正常裸板失败BIOS中APIC启用进BIOS看Advanced→APIC Configuration关闭APIC或改用APIC初始化代码串口输出乱码中断中调用非重入printf打印jiffies后跟乱码ISR中只用outb()写串口格式化由主循环完成这张表是我带学生debug时从上百次失败中提炼的精华。其中“中断触发一次后停止”和“QEMU正常裸板失败”两条占了所有问题的60%以上。5.2 独家避坑技巧三个让调试效率翻倍的实战方法技巧一用“中断计数器”代替printf在ISR开头加outb(0x80, irq_count)用逻辑分析仪或万用表测0x80端口电压。每次中断电压跳变一次肉眼可见。这比串口打印快100倍且不依赖任何驱动。我曾用此法5分钟定位到一个被优化掉的sti指令——因为计数器停在1说明中断只进了一次。技巧二构建“中断沙盒”隔离测试不要在完整内核中调试中断。新建一个最小工程仅包含bootloader、IDT初始化、PIC初始化、一个空do_timer()。编译后用objdump -d kernel.bin | grep irq确认汇编桩地址正确。这个沙盒能排除90%的环境干扰让问题聚焦在中断逻辑本身。技巧三反向验证IDT内容在QEMU中用xp/256xb idt_mem命令gdb远程调试查看IDT内存。确认每个8字节条目符合预期前两字节是ISR地址低16位第三字节是地址高8位第五字节的bit71P位bit6-500DPL0bit3-00xE中断门。如果看到00 00 00 00 00 00说明IDT根本没填。5.3 那些年踩过的深坑个人血泪史分享第一个坑是“时钟中断频率失控”。我按Intel手册设PIT可编程间隔定时器为100Hz10ms但实测只有18Hz。查了两天发现是PIT的计数器是16位最大值65535而1.193182MHz晶振下10ms对应计数为11931但我误用了十进制10000导致实际频率为119Hz。硬件计数器永远用十六进制思维后来我写了个宏#define PIT_FREQ_HZ 100然后uint16_t divisor 1193182 / PIT_FREQ_HZ;彻底杜绝此类错误。第二个坑是“键盘扫描码解析错位”。按A键串口打印0x1C回车而不是0x1EA。最终发现是PIC从片的ICW3填了0x04而非0x02导致键盘中断被路由到了错误向量。硬件文档里的数字一个都不能猜。现在我手边永远放着《Intel 8259A Data Sheet》PDFCtrlF查ICW定义。第三个坑最隐蔽在多核系统上只初始化了BSP引导处理器的IDT而AP应用处理器的IDT仍是默认值。结果只有第一个CPU能响应中断。解决方案是在AP启动后用lidt重新加载一遍IDT。x86 SMP不是自动同步的每个核都是独立王国。这些坑每一个都让我熬过通宵但填平之后对中断的理解就刻进了肌肉记忆。现在看到任何中断相关的问题我脑子里自动浮现那张IDT内存布局图、PIC的ICW时序、以及QEMU的INT日志格式。这才是“手写操作系统”真正的价值——不是造出一个能跑的玩具而是让底层硬件的每一次心跳都成为你指尖可感的脉搏。6. 中断框架的后续演进从简易到工业级的自然生长路径6.1 从中断门到APIC为何现代OS必须拥抱多核中断当你在单核上把PIC玩得炉火纯青下一步必然是APICAdvanced Programmable Interrupt Controller。它不是PIC的升级版而是彻底重构的中断架构每个CPU核心内置本地APICLAPIC负责接收和分发中断一个IOAPIC芯片连接所有外设通过FSB前端总线向各LAPIC广播中断消息。这种设计解决了PIC的两大死穴一是突破16个IRQ的物理限制二是实现中断在多核间的动态负载均衡。APIC的初始化比PIC复杂十倍需配置LAPIC的SVRSpurious Vector Register指定伪中断向量设置TPRTask Priority Register控制优先级还要配置IOAPIC的重定向表Redirect Table为每个IRQ指定目标CPU和向量号。但回报巨大——你可以让时钟中断只发给CPU0键盘中断发给CPU1网络包中断轮询分发给所有CPU真正实现并行处理。我参与过某工业控制OS的APIC移植最大的收获是理解了“中断亲和性”IRQ Affinity。通过procfs接口echo 2 /proc/irq/42/smp_affinity能把网卡中断绑定到特定CPU核避免多核争抢同一缓存行实测吞吐量提升40%。这不再是“让中断工作”而是“让中断高效工作”。6.2 从中断下半部到软中断解耦实时性与复杂性的艺术硬件中断Top Half必须快如闪电但现实中的设备驱动往往需要大量计算解析网络包、压缩图像、加密数据。把这些重活塞进ISR必然拖慢整个系统响应。Linux的解决方案是“下半部”Bottom Half机制包括软中断SoftIRQ、tasklet、工作队列Workqueue。软中断是内核级的、可抢占的延迟处理机制。它在中断返回时、或内核主动调用do_softirq()时执行运行在中断上下文但无硬件中断的严格时限。我曾把键盘扫描码解析从ISR中剥离改为软中断KEYBOARD_SOFTIRQISR只做raise_softirq(KEYBOARD_SOFTIRQ)结果按键延迟从15ms降到3ms且系统在高负载下依然流畅。中断的哲学是把“必须立即做”的事做到极致把“应该尽快做”的事交给更合适的时机。6.3 从x86到ARM中断模型的范式转移如果你打算把手写OS迁移到ARM平台如Raspberry Pi会发现中断模型天翻地覆ARMv7/v8用GICGeneric Interrupt Controller没有IDT而是基于内存映射的寄存器组中断向量不是固定表而是由CPU在异常发生时根据当前异常级别EL和向量基址寄存器VBAR动态计算没有“中断门/陷阱门”概念所有异常入口统一由向量表中4字节的跳转指令指定。这种差异不是技术优劣而是设计哲学x86追求向后兼容把历史包袱扛在肩上ARM追求简洁高效用寄存器配置替代固定表。我带学生做ARM OS时第一课就是忘掉IDT学会读GICD_CTL