板子打样回来第一次上电探针插上去软件里点连接转圈三秒弹出一行红字——这种场面做过嵌入式的人应该都不陌生。多数时候问题不在代码而在于你面前那几根线到底走的是 JTAG 还是 SWD以及它们背后那套状态机有没有被你真正读懂。JTAG 和 SWD 这两个词几乎每个做 MCU 开发的人都挂在嘴边但能把它们的时序、包结构、引脚约束、故障表现讲清楚的人并不多很多人只是记住了SWD 只要两根线这一句话然后在真正遇到连不上、掉线、烧一次就锁死的时候束手无策。这篇内容围绕 JTAG 与 SWD 两个调试接口展开从协议原理、状态机、包结构到硬件设计约束、配置文件写法、故障排查实录全部拆开讲透适合刚接触 MCU 调试的新手建立完整认知也适合已经做过几个项目、但每次遇到调试口问题都靠试错解决的老手补齐底层逻辑。文中涉及的芯片型号、探针品牌、工具名称一律用通用代称不影响任何一条结论的复现。1. 先把两个接口摆到桌面上它们到底在解决什么问题1.1 调试接口的本质是一条通往芯片内部的窄门很多人把调试接口理解成下载程序的通道这个理解只对了一小半。下载固件只是它最表层的能力真正值钱的是在线访问内核寄存器和总线读 PC、改内存、下断点、单步、看变量、抓 ITM 打印这些动作全都建立在一条能对芯片内部地址空间发起读写请求的物理链路上。这条链路带宽很低、线很少但它是芯片设计时专门留出来的后门一旦固件把它锁上你就只能靠擦除整片 Flash 来重新进门。理解这一点之后JTAG 和 SWD 的差异就好解释了它们不是两种下载方式而是两种访问调试访问端口DAP的传输层。芯片内部真正干活的是 DAP它下面挂着 AHB-AP 或 APB-APAP 再把请求翻译成总线事务打到内存和外设上。JTAG 和 SWD 的区别本质上只是用什么方式把请求包送进 DAP——一个用四条线跑状态机扫链一个用两条线跑半双工串行包。这个分层认知非常关键。它意味着当你遇到能识别芯片但读不了内存的问题时故障点大概率在 AP 或总线上而不是 JTAG/SWD 的物理层反过来当你遇到完全扫不到 IDCODE时问题一定在最底下的物理链路。把层次分清排查才不会乱。1.2 两者出身不同决定了各自的能力边界JTAG 出身于板级互连测试。上世纪八十年代多层板普及BGA 封装让探针根本够不到引脚于是有了边界扫描这套思路在每个 IO 引脚上塞一个移位寄存器单元串成一条链测试时把激励从 TDI 打进去从 TDO 读出来就能判断焊点有没有虚焊、走线有没有短路。这套东西后来标准化成了 IEEE 1149.1芯片厂商顺手把它复用成调试通道——反正链已经在了多定义几条指令就能读内核。SWD 则是为调试而生的。它由内核 IP 提供方定义从第一天起目标就只有一个用最少的引脚、最紧凑的包结构把 DAP 访问做得又快又省线。所以它没有边界扫描能力没有菊花链不支持多器件串接就是一条点对点的两线链路。这个出身差异带来一个实际后果JTAG 能做板级测试SWD 不能。如果你在做小批量试产需要检查 BGA 下面有没有虚焊那 JTAG 的边界扫描是唯一不需要 X 光的手段。反过来如果你的产品是个指甲盖大小的模组PCB 面积按平方毫米算钱那多出来的两根线就是纯成本SWD 才是正解。1.3 引脚数量与资源开销的账要算清楚先把账摆出来后面所有讨论都建立在这张表上。维度JTAGSWD必需信号线TCK、TMS、TDI、TDO4 根SWCLK、SWDIO2 根可选信号线TRST、VTREF、nRSTSWO、VTREF、nRST典型连接器20 pin 2.54mm、10 pin 1.27mm10 pin 1.27mm、4 pin 2.54mm 简易排针是否支持多器件支持菊花链串接不支持点对点多点模式实际很少落地是否支持边界扫描支持不支持传输方向全双工TDI 进、TDO 出同时半双工SWDIO 双向分时复用典型时钟几 MHz 到几十 MHz几 MHz 到几十 MHz实际常用 4~10MHz引脚复用风险较低多数芯片默认保留较高常与 GPIO 复用固件容易占掉注意最后一行。这是我在实际项目里踩过最多次的坑SWD 只占两根线芯片厂商为了省引脚几乎一定把 SWDIO/SWCLK 和普通 GPIO 复用在一起。固件初始化时如果顺手把这两个引脚配成了推挽输出探针下次就连不上了。JTAG 的四根线因为数量多反而往往被单独留出来复用概率低一些。1.4 先给一个可以直接抄的选型结论不绕圈子日常项目我基本按这几条走新项目一律优先 SWD。省引脚、省连接器、速度快、接线不容易错尤其是 4 pin 简易排针产线工人闭着眼睛都能插对。需要板级边界扫描测试、或者目标芯片只支持 JTAG时才用 JTAG。多芯片串在一条链上比如一个主控加一颗 FPGA 或者一颗 CPLDJTAG 菊花链更省探针。调试早期保留 nRST。这条线在救砖场景里价值极高省掉它省不出多少成本但会让你在锁死时多花半天。SWO 一定要引出来。很多项目把 SWO 省了结果后面想看 ITM 打印只能靠串口白白浪费一个引脚。2. JTAG 拆解从 TAP 状态机到菊花链2.1 四根线背后的十六状态机JTAG 的核心是 TAP 控制器Test Access Port它本质上是一个 16 个状态的有限状态机由 TCK 和 TMS 两根线驱动。TMS 在 TCK 的上升沿被采样采样值决定下一步跳到哪个状态TDI 同样在上升沿采样TDO 则在下降沿更新。这个相位关系是硬件设计的铁律如果你的探针和目标之间因为线太长导致 TDO 到达时已经错过采样窗口读回来的数据就会全错表现出来就是能连上但读出来的 ID 是乱的。16 个状态里有几个是必须记住的Test-Logic-ResetTMS 连续拉高五个 TCK 就能进去这是所有状态的复位入口任何异常都可以靠这一招回到起点。Run-Test/Idle状态机的休息室指令执行和数据寄存器更新都在这里完成停顿的时候应该停在这里。Shift-DR / Shift-IR唯一两个真正移位数据的状场。TDI 进、TDO 出一个 TCK 一位。Capture-DR / Capture-IR把当前并行数据装进移位寄存器是拍照的动作。Update-DR / Update-IR把移位寄存器里的值并行锁存到目标是生效的动作。我见过不少人在写自定义调试脚本时卡住问题往往出在忘了走 Update 这一步数据已经移进去了但没有 Update芯片那边根本没看见新值。判断方法很简单用示波器抓 TMS 波形看有没有走完 Shift → Exit1 → Update 这条路径。2.2 IR 与 DR指令寄存器和数据寄存器的配合JTAG 的访问模型是先选指令再传数据。每次要访问某个寄存器先把指令扫进 IR然后通过 DR 扫链读或写对应的数据寄存器。指令寄存器的长度由芯片定义常见是 4 位或 5 位。这个长度在扫链时非常关键菊花链上所有器件的 IR 是串联的你要往第 N 个器件写指令必须把前面所有器件的 IR 位都填上填 BYPASS 指令即可否则指令会错位到别的器件上。几条标准指令必须知道BYPASS全 1把该器件的 DR 缩成 1 位作用是透传让链路能绕过这个器件直通下一个。IDCODE由芯片定义读 32 位器件 ID包含厂商码、部件号、版本号。EXTEST全 0边界扫描测试用把边界扫描单元接到引脚上。SAMPLE/PRELOAD采样引脚当前电平不影响正常工作。BYPASS 那个 1 位的设计非常巧妙它不是随便定的DR 链上每个器件至少要有 1 位否则链就断了。所以哪怕是绕过这个动作也需要占 1 位位置来维持信号的通路。2.3 菊花链长度算错一位就全盘皆输菊花链是 JTAG 相对 SWD 最大的结构性优势也是最容易算错的地方。串联时前一级的 TDO 接后一级的 TDITCK 和 TMS 并联给所有器件。这样一条链上所有器件的 IR 和 DR 都变成了串联的移位寄存器。关键结论是总 IR 长度 所有器件 IR 长度之和总 DR 长度 所有器件当前 DR 长度之和。而 DR 长度是动态的取决于你给每个器件下的指令。举个具体例子。假设链上有三个器件IR 长度分别是 4、5、4那么总 IR 长度是 13 位。你要给中间那个器件下 IDCODE 指令就得构造一个 13 位的数据前 4 位填第一个器件的 BYPASS 码中间 5 位填 IDCODE 码最后 4 位填第三个器件的 BYPASS 码。接下来读数据。第一个器件在 BYPASS 下 DR 是 1 位第二个器件在读 IDCODE 时 DR 是 32 位第三个器件 BYPASS 也是 1 位总 DR 34 位。移出的 34 位里中间 32 位才是你要的 IDCODE前后各 1 位是旁路填充位。很多人在这一步直接把前 32 位当结果读出来就是错的因为位序和你想象的相反——链上第一个器件的 TDO 最后移出实际读到的顺序是从链尾到链首。这个细节我在第一次做多器件链的时候卡了整整一个下午。解决办法其实很朴素先只扫 IDCODE 不看结果把整条 34 位打印出来手工数一下哪 32 位看起来像合法的 IDCODE合法 IDCODE 的最低位固定是 1确认位序之后再写解析代码。2.4 JTAG 的优势区间和它的代价把优势摆清楚全双工、有独立回读线所以抗干扰相对好、支持菊花链、支持边界扫描、协议标准化程度极高几乎所有带调试口的芯片都留了这条路。TRST 这根可选线还能独立复位 TAP 状态机不用影响整个芯片。代价也很明显。四根线加地线连接器尺寸下不来每访问一个寄存器都要先扫一次 IR指令开销大TCK 是全部器件共享的链越长时钟能跑的上限越低因为每个器件的建立保持时间都要满足边界扫描虽强但需要厂商提供 BSDL 文件才能用很多小厂根本不给。还有一个常被忽略的代价JTAG 引脚被固件占用的场景很隐蔽。有些芯片的 JTAG 引脚在上电后默认就是 JTAG 功能但如果固件里调用了某个外设初始化把那几个引脚重新映射成 GPIO探针就会在程序跑起来之后突然掉线——连接时是好的一运行就断。这种时序性的掉线比一开始就连不上更折磨人排查时要在复位后立刻暂停内核连接时勾选复位即暂停抢在固件重映射引脚之前把调试链路握住。顺带提一句 JTAG 与 SWD 之间是可以切换的。内核在 TAP 状态机上留了一个特殊序列在 TMS 上按 LSB 优先发 16 位0xE79E那就是 SWD 的切换码之后跟至少 50 个 TCK 的高电平TAP 就会切到 SWD 模式。反过来从 SWD 回 JTAG 也有对应的切换序列。如果你的探针同时支持两种模式软件里切换接口类型其实就是在发这个序列。3. SWD 拆解两根线怎么做到 JTAG 的功能3.1 物理层半双工双向线与那一个 turnaround 周期SWD 只有两根线SWCLK 由探针驱动SWDIO 双向分时复用。因为是双向的就必须有方向切换的时刻这个时刻叫做 turnaround标准里规定是 1 个时钟周期的间隙。也就是说主机发完请求包之后要空一个时钟让线翻转方向然后目标才能驱动 SWDIO 返回应答。这一个周期的间隙看起来微不足道但它是很多时序问题的根源。当你的排线过长、或者线上串了不合适的分压电阻、或者 SWDIO 的上拉阻值太大这个翻转沿就会变缓目标是靠这个沿来采样和驱动的一旦沿不够陡通信就开始随机失败——表现是有时能连有时不能换根短线就好了。我一般建议在 SWDIO 和 SWCLK 上各串一个 22Ω 到 100Ω 的电阻靠近探针一侧放抑制振铃SWDIO 加上拉10kΩ 典型SWCLK 加下拉。很多芯片内部已经集成了这些电阻画板前一定要翻数据手册的调试口章节确认重复加上拉会让电平被拉死。3.2 包结构8 位请求、3 位应答、32 位数据SWD 的一次完整传输由四段组成每一段都要精确理解请求包8 位主机驱动起始位固定为 1然后是 APnDP 位选 DP 还是 AP、RnW 位读还是写、两位地址 A[2:3]、1 位校验位对这几位做奇偶校验、停止位固定 0、停放位固定 1。这个结构比 JTAG 的扫链紧凑太多一次只花 8 个时钟。turnaround1 个时钟方向切换。应答包3 位目标驱动0b001表示 OK0b010表示 WAIT目标还没准备好可以重试0b100表示 FAULT出错了需要读 CTRL/STAT 寄存器清错误标志。WAIT 应答是正常现象不是故障调试器通常会重试几次。如果你自己写底层驱动一定要实现 WAIT 重试逻辑否则在大批量读写时会莫名其妙失败。数据段33 位32 位数据加 1 位奇偶校验读操作时前面还要再加 1 个 turnaround。把这几段加起来一次读传输大约 46 个时钟一次写传输大约 46 个时钟读多一个 turnaround。按 10MHz 算理论上每秒能跑二十多万次传输实际因为软件开销会低不少但比 JTAG 每次都要扫 IR 的效率高出一个量级。3.3 DP 与 AP两层寄存器模型SWD 访问的不是扁平地址空间而是两层结构DPDebug Port和 APAccess Port。这一点常常让刚接触的人困惑——为什么读内存要先写一串寄存器DP 是调试端口本身管的是链路的控制。常用寄存器只有四个DPIDR读 ID验证链路是否通、CTRL/STAT控制与状态包含电源请求位和错误标志、SELECT选择当前操作的 AP 和寄存器组、RDBUFF读缓冲。AP 才是通向芯片总线的那一端。AHB-AP 上最常用的三个寄存器CSW控制与大小配置传输宽度和地址自增、TAR目标地址、DRW数据读写。要读内存某个地址流程是写TAR填地址然后读DRW拿数据连续读的时候在CSW里打开地址自增硬件会自动帮你把 TAR 加上 4。这里有一个只有实际调试才会遇到的细节读DRW拿到的是上一次传输的结果。因为 AP 访问是流水线式的你在读DRW的那个周期里目标才刚开始去总线上取你要的地址的数据取回来的值存在RDBUFF里要再读一次RDBUFF才能拿到。用现成的调试软件你不需要关心这个但如果你自己在移植底层驱动或者写量产工具这是最容易出错的点之一。AP 的选择是通过SELECT寄存器的APSEL字段高 8 位和APBANKSEL字段第 4 到 7 位完成的。多核芯片上常常挂多个 AP每个核一个选错了 AP 就会读到别的核的地址空间。3.4 复位序列与 SWD 的能力边界每次连接之前调试器要发一个线复位序列先把 SWDIO 拉高输出至少 50 个时钟这会让目标识别到同步头然后发 16 位的0xE79ELSB 优先目标据此确认切到 SWD 模式。这个序列的意义在于抗同步丢失如果目标跑飞了、或者时钟被打乱重新发一遍就能重建链路。SWD 的能力边界也很清楚不支持边界扫描做不了板级互连测试。不支持菊花链。理论上后来引入过多点模式通过 SWDIO 上拉/下拉电阻区分目标地址但支持的芯片极少实际项目基本碰不到多目标要么用多路开关板要么就多插几次探针。引脚复用风险高前面说过这是 SWD 最现实的软肋。兼容性依赖内核实现不同厂商的 DAP 实现细节有差异比如电源域控制位、复位行为换芯片时配置要重新调。至于速度SWCLK 的标称上限能到很高但真正能跑稳多少取决于走线、排线质量、目标芯片的同步逻辑。我的经验是桌面上用 10cm 以内的短线跑 10MHz 基本没问题用 20cm 的排线接到工装治具上4MHz 更保险产线环境有电机和干扰源1MHz 反而最稳。速度不是越高越好能跑通并且不掉线才是好速度。4. 硬件设计阶段的取舍引脚、上下拉与 PCB4.1 引脚复用与上电默认状态设计阶段最该盯的是数据手册里的引脚复用表和调试口保持条件两节。多数 MCU 在复位后默认把调试引脚配成调试功能但这个默认往往有前提某些芯片要求在选项字节里勾选调试使能某些芯片在进入低功耗模式后会自动释放调试引脚还有些芯片在启动流程走完、用户代码初始化外设后调试引脚就归外设管了。我在一个低功耗项目上吃过亏设备正常进休眠之后探针就再也连不上必须手动断电再上电、抢在休眠前几十毫秒内连接。后来解决办法是在配置里打开复位时连接connect under reset让调试器先拉住 nRST 不放等链路建立后再释放芯片从复位向量开始跑调试链路已经建立好了。这个策略几乎能救回八成能烧一次但之后连不上的板子。注意把 nRST 接到调试连接器上不是可选项。很多省成本的板子只引 SWCLK、SWDIO、GND、VTREF 四根线省掉的正是救命的那根。4.2 上下拉、串联电阻与电压域上下拉这件事我的原则是以芯片手册为准不重复加。典型配置是这样信号默认偏置串联电阻说明SWCLK下拉22~100Ω时钟线悬空时保持低电平避免误触发SWDIO上拉22~100Ω空闲时保持高电平配合线复位序列nRST上拉100Ω上拉保证正常运行时不被误复位TCK下拉22~100Ω同 SWCLKTMS上拉22~100Ω保证 TAP 不进复位TDI上拉22~100Ω避免悬空时扫入随机数据TDO无22~100Ω目标输出只在探针侧串阻串联电阻的作用是抑制振铃和过冲不是限流。放在靠近连接器或者靠近探针的一端效果最好。如果你的探针和目标之间超过 15cm建议加上短线加不加影响不大。电压这块有个常见错误VTREF 必须接。调试器靠这根线检测目标电压据此调整 IO 电平。VTREF 没接或者接错表现是能识别探针但读不到目标。另外如果目标板是 1.8V 逻辑而探针默认 3.3V那也要确认探针支持宽压否则会一直通信失败。4.3 连接器选型与走线约束连接器选型没有绝对的标准看场景开发板、实验板20 pin 2.54mm 是通用选择兼容性好缺点是占地方。小体积产品10 pin 1.27mm 是主流SWD 加 SWO 加复位加电源正好够。成本敏感的量产板4 pin 或 5 pin 的 2.54mm 排针最实在只留 SWCLK、SWDIO、GND、VTREF加上复位就是 5 pin。产线治具做成弹簧针插拔效率高。走线方面有几条硬约束值得写进设计规范SWCLK 和 SWDIO 尽量等长、靠近走中间不要夹高速信号线。它们是低速信号但旁边如果有开关电源或者高速差分对耦合进来的噪声会让 turnaround 时序出错。GND 至少给两根。地弹是低速链路失效的隐形杀手尤其是探针和目标板地电位不一致、共模干扰大的场景。走线总长控制在 30cm 以内超过这个长度就要降速或者考虑加缓冲。不要和调试口共用那些在复位时会跳变的电源轨。有些板子把调试口的 VTREF 接到一个可控 LDO 输出上上电时序一变探针检测到的电压就不稳定。4.4 SWO 那根最容易被浪费的引脚SWO也叫 TRACESWO在 Cortex-M 上是一个单向输出引脚用来做 ITM 打印和指令跟踪。它的价值在于不占串口、不需要额外引脚、带宽比串口高得多而且是在线实时输出程序跑多快它就能输出多快受限于时钟比例。配置上SWO 的波特率是 SWCLK 的一个分频比常见比值是 1/2 到 1/32。用 10MHz 的 SWCLK 配 1/4 分频SWO 就是 2.5Mbaud打印几十行日志几乎不占时间。相比之下串口 115200 打印一行几十字节要花几毫秒对有时序要求的场景干扰很大。但 SWO 有两个前提容易翻车一是引脚必须引出来并且接到探针的对应引脚上很多 4 pin 简易排针没有这一路二是目标固件必须初始化 ITM 和 TPIU很多人以为打开调试软件里的选项就行其实固件里那几行初始化代码不写输出永远是空的。我在一个项目上排查了半小时最后发现是忘了在启动代码里打开 TRCENA 位。5. 实战配置把链路跑通并稳定提速5.1 连接拓扑和最小可跑通集合先给一个最小可跑通的接线以 SWD 为例五根线探针侧目标侧备注VTREF目标 VCC逻辑电平必接用于电平检测GNDGND至少两根多多益善SWCLKSWCLK串 22Ω 更稳SWDIOSWDIO上拉 10kΩnRSTnRST救砖关键强烈建议接好之后先不上电用万用表量一下 VTREF 对地是不是短路SWCLK 和 SWDIO 对地有没有异常阻抗。这一步看着多余但能挡掉相当一部分接错线的低级错误——我见过把 VTREF 和 GND 插反的探针的保护电路直接烧掉。上电之后第一件事不是点连接而是先确认目标芯片是不是在跑量一下电源轨、量一下复位脚是不是高电平。如果复位脚是低电平或者一直抖说明芯片在反复复位这时候点连接大概率失败先解决复位问题。5.2 配置文件的关键字段不同调试软件的配置文件语法不一样但字段含义是相通的。下面给一份通用示意字段名按常见开源调试服务器的习惯写具体到你的环境要对照手册# 接口类型二选一 transport select swd # 或 transport select jtag # 适配器时钟单位 kHz先从低速起 adapter speed 1000 # 目标电压部分适配器需要显式指定 adapter voltage 3300 # 复位行为none / srst_pulls_trst / trst_only / srst_only reset_config srst_only srst_nogate # 目标芯片描述 source [find target/xxx.cfg]几个字段值得单独解释adapter speed是最该先动的一个。我的习惯是初始化阶段一律先降到 1000kHz 甚至 500kHz确认整条链路IDCODE、DPIDR、内存读写全部正常再逐步往上加每加一档都重新验一遍。这样一旦出问题你能立刻知道是哪一档开始不稳。reset_config是排查复位相关问题的核心。srst_only表示只用系统复位脚srst_nogate表示复位期间不阻塞调试访问。如果你发现连接时一切正常一点运行就断多半是复位策略和固件的引脚重映射打架试试换成connect under reset的流程。5.3 分阶段验证链路不要上来就读内存。按这个顺序一步步来每一步都有明确的成功标志第一步验证探针本身。不接目标只上电探针看软件里能不能识别到探针型号和固件版本。识别不到说明驱动或者 USB 连接有问题跟目标板一点关系都没有。第二步验证物理链路。接上目标读DPIDRDP 的 ID 寄存器。这个值应该是芯片手册里给的那个固定值读到0xFFFFFFFF说明 SWDIO 一直是高、根本没通读到0x00000000说明线被拉低或者 SWCLK 没出来读到一个固定的非预期值可能是线序接反。第三步验证 AP 通路。通过 AP 读芯片的 ID 寄存器多数芯片在0xE0040000附近有一块 ROM Table。读不到说明 DP 通了但 AP 有问题常见原因是芯片在低功耗状态需要先唤醒。第四步验证内存读写。往一段 RAM 里写一个特定的图案比如0x5A5A5A5A再读回来比对。图案要选得刁钻一点用递增序列能同时检出位错位和地址错位。第五步上真程序。烧一个最小固件确认复位后能正常启动再确认烧写速度符合预期。这五步跑完链路的健康状态就是清楚的。以后遇到问题直接回到对应步骤定位不用从头猜。5.4 提速与稳定性之间的平衡链路跑通之后很多人会立刻把速度拉到最高然后抱怨不稳定。这里有个经验法则能稳定跑的最高速度通常比标称上限低两到四倍。标称 20MHz 的接口实际稳在 5~10MHz 是正常的。提速的方法不是硬拉时钟而是改善物理条件缩短排线、加地线、加串联电阻、把探针的供电从 USB 换成独立电源。我在一个工装治具上做过对比同样是 10MHz20cm 排线换 8cm 排线之后连续烧写一百次的失败率从 7 次降到 0 次。还有一个提效思路是改变操作方式而不是改时钟批量烧写用脱机烧录器不需要电脑参与一次装夹按下按钮就走完擦除、写入、校验比在线烧写的效率高得多调试时用 SWO 而不是串口打印连续读内存时打开 AP 的地址自增让硬件帮你递增地址。6. 故障排查实录连不上的那些具体原因6.1 硬件层的排查顺序不能乱链路不通先查硬件顺序是固定的电源 → 复位 → 地 → 时钟 → 数据。跳步会浪费大量时间。电源目标是不是在正常电压范围内VTREF 有没有接到正确的逻辑电平上探针和目标是不是共地。共地这一条听着离谱但我确实见过用独立电源给目标供电、忘了把地接通的场景。复位nRST 是不是在高电平有没有周期性脉冲那说明在看门狗复位。如果 nRST 被固件配成了 GPIO 输出低电平探针拉不低也拉不高这时候要靠复位时连接策略抢在上电初期建立链路。地地线阻抗是否过大GND 引脚有没有虚焊。用万用表量探针地到目标地的电阻应该接近 0。时钟SWCLK 上有没有波形幅度对不对。用示波器抓一下如果上升沿很缓超过周期的 10%就是驱动能力不够或者线上电容太大。数据SWDIO 空闲时是不是高电平上拉有没有装。6.2 几类典型的能连上但用不了现象一能识别芯片一读内存就报总线错误。大概率是 AP 选错了或者目标外设时钟没开。AHB-AP 去访问一个时钟关闭的外设会返回总线错误。解决办法是先通过调试器把外设时钟使能或者干脆避开那些区域。现象二能烧写烧完就再也连不上。这是最常见的锁死场景原因有三类固件把 SWD 引脚重映射成 GPIO固件进入低功耗模式后关闭了调试域时钟固件设置了读保护但没留擦除路径。应对办法按顺序试先试复位时连接再试降低时钟还不行的用擦除整片mass erase——多数芯片支持在复位保持的状态下通过调试口触发全片擦除这个动作会清掉选项字节把调试口恢复成出厂状态。现象三一开始正常运行几秒后掉线。看门狗复位或者异常复位在反复打断链路。可以在调试软件里勾选复位时暂停观察是否立刻断如果断在某个固定位置那基本就是固件在那一步做了引脚重映射。现象四同一块板换台电脑就认不到。USB 供电不足或者驱动问题。换到有独立供电的端口或者加一个有源 Hub。另外有些探针固件版本对某些操作系统支持不好这个只能靠更新固件解决。6.3 常见问题速查表现象最可能的原因先做什么再做什么软件提示找不到探针USB 驱动/线缆/供电换线换口重装驱动检查探针固件读到 ID 全 0xFFSWDIO 无驱动或目标未上电量 VTREF 和 GND检查 SWDIO 上拉和线序读到 ID 全 0x00SWCLK 无输出或 SWDIO 对地短路示波器看 SWCLK查排线通断和焊接读到固定但错误的值线序接反或目标电压不匹配逐线核对确认 VTREF 电平能连但很快掉线固件重映射引脚/低功耗/看门狗开复位时连接检查固件引脚初始化低时钟能连高速率失败走线长、上拉不足、无串阻降到 1MHz 验证缩短排线、加串阻、加地线烧写校验失败时钟不稳或 Flash 编程时序被干扰降速重试检查供电纹波只有 JTAG 能连SWD 不行选项字节禁用了 SWD用 JTAG 进系统读选项重新烧写选项字节只有 SWD 能连JTAG 不行引脚被复用或 TRST 未接检查引脚复用配置用 SWD 先恢复高温或低温下失效时序余量不足室温下提高时钟验证优化走线和上拉降低工作频率插上探针程序就跑飞复位策略冲突或调试域抢占改 reset_config避免在关键时序中断言复位多板共用工装时偶发失败地环路、共模干扰加独立地线缩短走线工装加屏蔽或降低时钟6.4 几条只能靠踩坑换来的经验第一条上电顺序会影响结果。有些板子先接探针再给目标上电链路就建立不起来反过来先给目标上电再接探针就正常。原因是探针在检测 VTREF 的那一刻决定了后续的电平策略。遇到这种玄学问题固定一个上电顺序写进作业指导书。第二条换探针之前先怀疑线。我见过太多探针坏了的结论最后发现是排线里某根地线断了。万用表逐根量花两分钟能省掉一次返厂。第三条锁死不要慌先想清楚芯片的擦除路径。多数 32 位 MCU 都有一个在复位保持状态下通过调试口强制擦除的机制这个机制不依赖用户固件所以只要硬件链路是通的就一定能救回来。关键是别在慌乱中反复上电把最后一次机会也用掉。第四条调试口不要和产品的功能引脚共用同一段 PCB 走线。有些设计为了省空间让调试口和某个功能接口复用同一组焊盘插上探针时功能信号会串进来通信质量直接崩掉。第五条给调试口留测试点。哪怕最终产品不引出连接器也要在 PCB 上留五个焊盘SWCLK、SWDIO、GND、VTREF、nRST。返修和产线测试的时候这五个焊盘就是救命通道成本几乎为零。7. 最后聊几句我自己的使用习惯这些年下来我的调试口设计习惯基本固定了新板子一律 10 pin 1.27mm把 SWCLK、SWDIO、SWO、nRST、VTREF 全引出来地线给两根PCB 上额外留一组 5 pin 的 2.54mm 焊盘做备用通道位置放在板边方便夹探针固件里所有涉及调试引脚的初始化都加注释标记提醒后续维护的人不要随手改成 GPIO量产固件单独出一版在选项字节里保留调试口使能只关闭读保护这样既保护了代码又保留了返修能力。至于 JTAG我现在只在两种情况下用目标芯片本身只支持 JTAG或者项目需要做边界扫描测试。后一种情况其实很有价值小批量试产的时候用边界扫描查一遍 BGA 焊点比等组装完再发现问题省事得多只是需要提前跟芯片厂商要 BSDL 文件这个文件不是每个厂商都痛快给。真要说最容易被忽略的一点就是调试口的可靠性是设计出来的不是调出来的。引脚留够、上下拉配对、地线给足、复位线别省这四件事在画原理图的时候做好后面能省掉八成以上的调试时间。等到板子回来发现连不上再去改成本就是重新打样和一周工期。DSML parameter namebudget_tokens0
