简介这份资源围绕平面变压器设计与计算展开面向从事车载紧凑电源、高频开关电源开发的硬件工程师及电子类专业学习者重点解决低剖面变压器选型、绕组与磁芯设计、关键参数核算等实际问题兼顾入门理解与工程计算参考。压缩包内为1个PDF文件约3.84MB内容按平面变压器简介、设计原理、关键计算公式与应用场景依次展开材料部分讲铁氧体磁芯与铜箔绕组的选取结构部分涉及多层平行绕组、EE型与EFD型磁芯布局计算部分给出匝比、最大磁通密度、电流密度、功率与效率等公式及符号单位说明并延伸到车载充电器、DC/DC转换器、通信电源模块与便携医疗设备等落地场景。已有517人学习下载可作为电源设计时的公式速查与方案比对材料帮助读者理解高频低损耗、散热与小型化的设计权衡。1. 车载紧凑电源的层高困局为什么最后都换成了平面变压器把一款 48V 输入、12V/25A 输出的车载紧凑电源塞进 20mm 高的机壳里最先卡住设计的往往不是拓扑而是变压器本身。传统绕线骨架立起来就要吃掉 25mm还要为风道留空间浸漆之后高度更是没法压。平面变压器把绕组直接做进 PCB磁芯卧进板子里整件高度能控制在 12mm 以内漏感还更容易控制——这也是它在车载紧凑电源、通信电源模块里越来越常见的原因。这套方案围绕一款 300W 级紧凑电源展开把磁芯怎么选、匝数怎么定、叠层怎么排、公式怎么算、最后怎么验收串成一条能走通的链路适合正在做电源类毕设或课设、需要交一份说得清也算得准的平面变压器设计及计算公式的人。2. 总体方案设计从电气指标到磁芯、绕组、叠层的四段推演一套平面变压器方案落到纸面上其实只有四件事把输入边界钉死、把磁芯定下来、把叠层排出来、把回改的路留好。顺序不能乱因为后面每一步都在吃前一步的结论。我见过不少设计一上来就翻磁芯手册挑型号挑完发现窗口塞不下四层 2oz 铜只能回头重选前面算的匝数全部作废。四段推演的意义就在于每一步都留下一个可以回退的接口改一层不用推翻全部。2.1 设计输入表先把边界条件钉死设计输入不是把客户给的几行指标抄一遍而是要把所有会倒逼变压器结构的条件翻译成数字。同样是 300W输入 36–60V 和输入 400V 做出来的平面变压器完全是两个东西前者初级匝数个位数、次级一匝、铜厚是主要矛盾后者初级几十匝、层数翻倍、绝缘是主要矛盾。所以第一步要做一张能把约束暴露出来的表。项目示例值对变压器设计的直接影响输入电压范围36–60 V DC决定匝比、最大伏秒积、最小占空比输出12 V / 25 A决定次级匝数、铜厚与并联层数开关频率250 kHz决定磁芯材料档次与单层铜厚上限拓扑全桥 同步整流全波决定原边电压波形与占空比定义允许高度≤ 12 mm决定磁芯型号与 PCB 总层数环境温度-40 ~ 85 ℃决定磁密降额和绝缘等级冷却方式灌封导热 外壳散热决定电流密度取值4 还是 8 A/mm²安规初次级加强绝缘决定层间介质厚度与爬电距离这张表里最容易被忽略的是「允许高度」和「冷却方式」两行。高度直接锁死了磁芯形状和板层数12mm 以内基本只能选卧式 E 型或平板型磁芯配 812 层板冷却方式则决定了电流密度到底敢取多少自然对流下我一般按 45 A/mm² 保守取灌封导热能到 8 A/mm²。同一套公式这两行填错算出来的叠层就是废的。填完表还要做一件事把「最恶劣工况」标出来。对宽压输入来说最大伏秒积通常出现在最高输入电压配最小占空比那一点而不是最低输入电压。这个点定错后面磁密校核全错。2.2 磁芯选型Ae、窗口和高度三者互相拉扯平面变压器的磁芯选型是三个约束的博弈有效截面积 Ae 要够大以免饱和窗口面积 Aw 要够大以塞下铜高度要够矮以符合整机。三者不可能同时最优工程上的做法是用面积积法先框一个范围再在范围内挑高度合适的型号。面积积的估算式在方波拓扑下可以写成这样Ap Ae × Aw ≈ P × 10^4 / (Kf × Ku × f × Bm × J) [cm^4]代入示例参数视在功率 P 取 350W含 10% 裕量波形系数 Kf 取 4方波窗口利用率 Ku 取 0.3PCB 绕组比绕线低因为层间要有介质和边距频率 f 250 kHz工作磁密 Bm 0.2 T电流密度 J 400 A/cm²即 4 A/mm²。算下来 Ap ≈ 0.146 cm⁴。这个数值意味着什么找一款 Ae 0.6 cm²、Aw 0.24 cm² 的卧式磁芯Ap 正好是 0.144 cm⁴刚好卡在线上。再小一档就会在窗口上顶死再大一档高度就超了。这就是面积积法的用法不是给你一个精确答案而是把候选范围从几十款缩到两三款。提示Ku 的取值直接决定结果。PCB 绕组的窗口利用率通常在 0.250.35因为每层铜箔之间要压半固化片板边还要留 0.5mm 以上的余量。按 0.5 去算选出来的磁芯一定偏小打样时窗口塞不下。磁芯材料这一层车载场景优先看两点宽温范围内的饱和磁密以及 80100℃ 附近的损耗谷。锰锌铁氧体在 100℃ 时饱和磁密会掉到室温的八成左右所以设计上限不能按手册上的室温值取。我一般的习惯是把工作峰值磁密控制在 0.20.25 T给高温和瞬态各留一层余量。2.3 绕组与叠层规划先定层数再定线宽很多人排叠层是从线宽开始算的定一个走线宽度再算能过多大电流。这个顺序反了。平面变压器的铜厚是被板材规格锁死的1oz 35µm2oz 70µm3oz 105µm而层数是设计自由度所以正确的做法是先用电流密度预算算出需要多少层铜再反过来校验窗口和总高度装不装得下。以示例的次级为例输出 25A全波整流下每个次级绕组只在部分时间导通有效值大约 17.7A。如果目标电流密度是 8 A/mm²需要的总铜截面就是 17.7 / 8 ≈ 2.2 mm²。单层 2oz 铜、走线等效宽度 7mm截面是 0.07 × 7 0.49 mm²需要 5 层才能凑够。5 层并联在 12 层板里是排得下的但如果整机只允许 8 层板就得把铜厚提到 3oz 或者把走线加宽到 10mm。初级侧的问题正好相反。匝比 2:1 意味着初级只有 2 匝每匝承担的电流却不小匝数少、电流大必然要多层并联。2 匝 × 4 层并联加上次级 45 层再加两层屏蔽板层一下子就到 12 层。总厚度按每层 0.1mm 介质加铜厚估算大概 1.62.0mm磁芯卧进去之后整件高度仍然能压在 10mm 上下。注意层数一旦定下来后面所有参数每层宽度、并联数、漏感都跟着锁死。改层数等于重新打样成本和时间都不划算所以这一步要多花半天时间反复验算。2.4 设计闭环算、画、试、回改平面变压器设计不是一条直线而是一个四步循环先用计算表算出匝数、磁密、铜截面再画叠层图确认窗口和高度然后打样实测电感量、漏感、温升最后拿实测值回改计算表里的假设参数。第一轮循环里最容易翻车的地方是「假设参数」这一栏。Ku、交流电阻系数、磁芯损耗系数初算时都是估的实测之后偏差可能到 30%。负责任的做法是在计算表里给每个假设值单独开一列标注来源手册值 / 经验值 / 实测值打样回来后逐项替换。第二轮循环的准确度会明显不一样。这套闭环还有个隐性好处答辩或者交付评审的时候你可以把两轮计算表并排摆出来说明哪个参数被修正了、为什么修正比只给一个最终结果有说服力得多。3. 关键计算公式把五个公式串成一条能跑通的链路教科书上的平面变压器公式是分散的匝比一个公式、磁密一个公式、电流密度一个公式、功率和效率各一个。真到设计的时候这些公式得串成一条链前一个的输出是后一个的输入任何一环断开最后的数字都不能用。这一章按实际计算的顺序把它们排一遍。3.1 匝比与匝数伏秒积才是真正的约束匝比表面上由电压比决定但真正卡住匝数的是伏秒积。全桥拓扑下副边输出与匝比、占空比的关系是Vout 2 × D × Vin × (Ns / Np)D 是单个原边脉冲的占空比。示例里 Vin 3660V、Vout 12V若取 Np : Ns 2 : 1则最低输入时 D 12 / (2 × 36 × 0.5) 0.33最高输入时 D 12 / (2 × 60 × 0.5) 0.20。两个值都在 0.45 的上限之内说明这组匝比可用。匝比确定之后匝数的绝对值还要过磁密这一关。初级匝数 Np 与磁密摆幅的关系是ΔB Vin × ton / (Np × Ae)其中 ton D / (2f) 是单侧导通时间。把示例代进去36V、D 0.33 时 ton 0.66µsΔB 36 × 0.66e-6 / (2 × 60e-6) 0.20 T60V、D 0.20 时 ton 0.40µsΔB 60 × 0.40e-6 / (2 × 60e-6) 0.20 T。两个点算出来一样这不是巧合——占空比随输入电压反比变化伏秒积基本恒定这也是为什么宽压输入设计只需要校核一个点。但要注意这个「恒定」只在闭环调节范围内成立。启动瞬间、负载突变、短路保护动作之前占空比可能顶到最大值那一瞬间的伏秒积才是真正的最恶劣点。我一般会额外按 D_max 0.45 再算一遍把结果作为磁芯不饱和的硬性判据。3.2 磁通密度校核Bmax 和损耗的双重红线磁通密度有两条红线一条是饱和一条是损耗。饱和这条线好判断峰值磁密 B_pk ΔB / 2示例里是 0.10 T距离 100℃ 下 0.350.40T 的饱和点很远安全。但很多设计就停在这里忘了损耗那条线。磁芯损耗用 Steinmetz 经验式估算Pv k × f^α × B^β [mW/cm^3]k、α、β 由材料手册给出方波激励下还要乘一个波形修正系数通常取 1.21.5。250 kHz、0.1 T 峰值的工作点不同材料的体积损耗可能相差两三倍。选材时看的是「工作频率 工作磁密 100℃」这个三元组对应的损耗值不是手册首页的典型值。还有一条常被忽略的直流偏磁。全桥和半桥如果存在伏秒不平衡磁密工作点会整体偏移一侧更容易饱和。解决办法是在原边串隔直电容或者在计算时把 B_pk 按 1.2 倍降额。这一点在车载这种输入波动大的场景里尤其重要。3.3 电流密度与窗口利用率铜厚、并层与温升的三角关系电流密度的公式很简单J Irms / A_cu难的是 A_cu 怎么算以及 J 到底取多少。A_cu 是所有并联层的铜截面之和。次级 5 层 2oz、每层等效宽度 7mmA_cu 0.07 × 7 × 5 2.45 mm²。次级有效值 17.7AJ 7.2 A/mm²。这个值在灌封导热条件下是合理的自然对流就偏高了。提示这里的 Irms 必须是绕组的真实有效值不是输出电流。全波整流下次级每个绕组只在 2D 的时间比例内导通D 0.25 时导通占比 0.5Irms Iout × √0.5 ≈ 0.71 × Iout。按输出电流直接算铜截面会多留 40%白白浪费窗口。窗口利用率 Ku 则是反过来校验的所有绕组的铜截面之和除以窗口面积示例里大约 0.28。这个值低于 0.25 说明磁芯选大了高于 0.35 说明窗口要爆。Ku 和 J 是一对互相牵制的参数调一个另一个必然动。温升不用精确建模工程上用热阻估算就够总损耗铜损 磁芯损乘以一个经验热阻灌封件大约 815 K/W取决于外壳面积得到温升。示例总损耗估 8W热阻取 10 K/W温升 80K加上 85℃ 环境温度就到了 165℃明显超标——这时候要么降电流密度要么改散热路径要么换更大的磁芯。这一步算下来不通过说明前面某一步的假设太乐观了。3.4 一条可复现的计算脚本把上面这些公式写进一段脚本改参数就能重算比在表格里手填公式不容易出错import math # 1. 设计输入车载紧凑电源 48V 转 12V/25A Vin_min, Vin_max, Vin_nom 36.0, 60.0, 48.0 # 输入范围 V Vout, Iout 12.0, 25.0 # 输出 V / A约 300 W f_sw 250e3 # 开关频率 Hz D_max 0.45 # 单脉冲最大占空比含死区裕量 Ae 60e-6 # 磁芯有效截面积 m^2 60 mm^2 Np, Ns 2, 1 # 匝数受叠层整数约束 # 2. 各输入电压点的稳态占空比 n Np / Ns for vin in (Vin_min, Vin_nom, Vin_max): D Vout / (2 * vin / n) # 全桥 全波整流 flag OK if D D_max else 超限 print(fVin{vin:5.1f}V D{D:.3f} {flag}) # 3. 磁密摆幅闭环工作点 与 极端占空比 各算一次 def dB(vin, D): ton D / (2 * f_sw) # 单侧导通时间 s return vin * ton / (Np * Ae) # T dB_work max(dB(v, Vout / (2 * v / n)) for v in (Vin_min, Vin_max)) dB_worst dB(Vin_max, D_max) # 极端工况占空比顶到上限 print(f闭环 ΔB {dB_work*1000:.1f} mT极端 ΔB {dB_worst*1000:.1f} mT) # 4. 次级铜截面与电流密度 D_nom Vout / (2 * Vin_nom / n) # 额定点占空比 Irms_sec Iout * math.sqrt(2 * D_nom) # 次级绕组有效值 A cu_thick 0.07 # 2 oz 铜厚 mm w_trace 7.0 # 单层等效走线宽度 mm layers 5 # 次级并联层数 A_cu cu_thick * w_trace * layers # 总铜截面 mm^2 print(fIrms{Irms_sec:.1f}A A_cu{A_cu:.2f}mm^2 J{Irms_sec/A_cu:.1f}A/mm^2)这段脚本的执行逻辑是三层校核第一层查占空比是否越界第二层查磁密是否超限第三层查电流密度是否落在工艺允许区间。三层都过才进入叠层图绘制。参数修改的入口也很明确Np/Ns改匝比Ae改磁芯layers/w_trace/cu_thick改叠层f_sw改频率。哪一项不通过就回改对应的那一行不用整体重算。脚本里dB_worst那一行是特意加的——只算闭环工作点很容易漏掉启动和短路瞬间的极端伏秒积。3.5 公式之外必须补的三个修正项纯公式算出来的结果和实测之间通常差 1530%差距来自三个修正项设计阶段不补打样后必然要返工。第一项是占空比丢失。漏感在换流过程中会吃掉一部分伏秒积实际加到副边的电压比理论值低输出要达到额定就得靠原边多给占空比。漏感按 Lm 的 2%5% 控制时占空比丢失通常在 35 个百分点匝比设计时要把这部分裕量留出来。第二项是铜阻的温升修正。铜的电阻温度系数是 0.4%/℃从 25℃ 到 100℃ 电阻要涨 30%。铜损按室温算 5W满载热稳态下其实是 6.5W温升估算要按热态电阻算否则算出来永远比实测低。第三项是磁芯损耗的温度特性。铁氧体的损耗随温度先降后升在 80100℃ 有个谷底。如果设计的工作点刚好落在谷底附近实测损耗会比按室温参数算的低如果环境温度低损耗反而更高。车载场景要从 -40℃ 一路校核到 125℃不能只看常温一个点。4. PCB 绕组的落地细节叠层顺序、绝缘与漏感控制计算表通过之后方案还有一半没落地叠层怎么排、绝缘怎么做、漏感和寄生电容怎么平衡。这一章讲的都是画板子之前必须定下来的事改起来比改公式贵得多。4.1 叠层顺序交错排法怎么落平面变压器的叠层不是把初级放一起、次级放一起就完事。初级和次级分层堆放磁动势不平衡漏感会明显偏大交错排列P-S-P-S能让磁动势互相抵消漏感可以降到前者的三分之一。示例的 12 层板可以这样排层用途铜厚说明L1初级 第 1 匝并联 1、22 oz靠近磁芯兼作屏蔽L2初级 第 2 匝并联 1、22 oz与 L1 串联构成 2 匝L3次级 第 1 匝并联 12 oz与 L2 之间加厚介质L4次级 第 1 匝并联 2、32 oz双层次级并联减少电阻L5初级 第 1 匝并联 3、42 oz交错回排抵消磁动势L6初级 第 2 匝并联 3、42 ozL7次级 第 1 匝并联 4、52 ozL8辅助绕组 / 屏蔽1 oz单点接地抑制共模这个排法有两个要点。一是初级的两匝必须由不同的层串联构成同一层绕两匝会形成很大的层间电容二是次级的 5 层并联要分散在叠层的不同深度全部挤在一起会导致邻近效应加剧交流电阻反而比分散排布高。注意并联的层之间要靠过孔连接过孔位置要对称分布。所有并联层从一端进、另一端出过孔数量按每安培 23 个设计否则过孔成了新的热点。4.2 绝缘与爬电安规距离不靠目测初次级之间是加强绝缘介质厚度不能只按「耐压除以击穿场强」算。半固化片的实际厚度受板厂压合工艺影响标称 0.2mm 压完可能只有 0.15mm而且边缘会有树脂流失导致的厚度不均。工程上的做法是按标称值的 70% 折算再留一倍裕量。爬电距离是另一个常被忽略的点。磁芯是导体铁氧体在安规里按导体处理绕组到磁芯边缘的距离、绕组到板边的距离、过孔到板边的距离都要满足对应工作电压下的爬电要求。板边开窗处如果铜箔露出来距离按最外沿算不是按设计线算。耐压测试本身也有个坑测试电压加在初次级之间时电流会通过层间电容耦合漏电流可能超过判定阈值但绝缘其实是好的。遇到这种情况不要急着改设计先确认测试设备的漏电流阈值设置和升压速率很多「击穿」是测试方法的问题。4.3 漏感与寄生电容两个方向相反的敌人漏感和寄生电容是一对天生的矛盾要降低漏感就得让初次级靠得更近、交错得更彻底但靠得越近层间电容越大共模噪声越难处理。漏感的控制手段按效果排序交错排布 减小层间介质厚度 增加绕组宽度 缩短磁路。示例里如果交错排布做到位漏感能控制在 Lm 的 3% 以内。超过 5%副边振铃就会明显同步整流管的电压应力上升。寄生电容的控制手段相反增加层间介质厚度、减少交错层数、加静电屏蔽层。实际设计里通常先满足漏感指标再用一层屏蔽把共模压下去。屏蔽层要单点接地接地点选在靠近原边地的那一端接错了反而会把噪声耦合到副边。这里没有精确公式能一次算准我一般的做法是先按交错方案打一版实测漏感和共模噪声再决定屏是否需要加厚或者调整屏蔽层位置。这一版打样基本是必须付出的成本想靠仿真完全替代玄学成分太大。4.4 热路径铜损往哪里走平面变压器的铜损分布在十几层铜箔里热量要往外走只有两条路沿铜箔横向传导到板边或者穿过介质垂直传导到磁芯和外壳。垂直方向的热阻主要来自半固化片导热系数只有 0.20.3 W/(m·K)是铜的千分之一。所以层数越多中间层散热越困难热点往往出现在叠层正中间。缓解办法有两个一是在热点区域打散热过孔阵列把中间层和表层铜连起来二是灌封时选用导热系数高一点的胶把磁芯和外壳之间的空隙填实。磁芯本身是热的良导体把磁芯和外壳通过导热垫连接等于给整个变压器开了一条旁路。示例的 8W 损耗里磁芯损大概占 2W铜损占 6W铜损大部分要靠这条旁路走掉。如果磁芯只是悬空放在 PCB 开槽里温升会比预期高 2030K。5. 避坑与排查五个最容易翻车的设计点平面变压器设计里公式算对只是及格线真正让人返工的是那些公式里不体现、但打样后一定会冒出来的问题。下面五条是我在项目里踩过或者见别人踩过的按「现象 → 原因 → 解决」整理做设计评审的时候可以逐条对一遍。5.1 轻载时输出电压往上飘现象是空载或 10% 负载时输出电压比额定高出一截带满负载又正常。原因通常有两个一是匝比按额定点算Vin_max 时最小占空比已经接近控制器的脉宽下限环路进不去二是同步整流的开通时序在极窄脉宽下失效副边实际变成了二极管整流压降模型全变了。解决的办法是把 Vin_max、空载这个组合当成必算工况加进计算表D_min 低于 8% 就要考虑加假负载或者改匝比。同步整流的驱动时序也要按最小脉宽单独校核一遍别只在额定点看波形。5.2 铜损算得不高温升却超标现象是计算表上铜损 5W实测温升比估算高了 30K 以上。原因基本是交流电阻没算进去多层并联铜箔叠在一起邻近效应让有效电阻涨到直流值的 1.52 倍250 kHz 下这个倍数很常见。解决的思路有三条把每层铜厚控制在趋肤深度的一半以内250 kHz 下趋肤深度约 130µm2oz 铜是 70µm本身没问题问题在层间把并联层分散到叠层不同深度必要时减少单层宽度、增加层数让电流分布更均匀。实测阶段一定要用阻抗分析仪在开关频率下测绕组交流电阻不能只测 1kHz 的直流值。5.3 副边振铃大、同步整流管击穿现象是副边波形上有一串高频振铃峰值远超理论值严重时同步整流管直接击穿。原因是漏感与副边寄生电容形成谐振能量在换流瞬间释放。解决要先分清是漏感问题还是布局问题。漏感偏大就改叠层本文还有配套的精品资源点击获取
