1. 数字地与模拟地到底在吵什么1.1 从一个真实的EMC整改案例说起去年帮一个朋友看一块数据采集卡的板子四层板ADC用的是16位、1MSPS的SAR型前端运放调理电路做得挺讲究结果送去摸底测试辐射发射在72MHz附近超了限值线6dB。他一开始怀疑是开关电源的问题换了LDO、加了共模电感、输出电容从100uF堆到470uF折腾了两周没动静。后来我让他把ADC的接地引脚和数字部分的接地引脚用飞线单独引出来测了一下发现数字回流直接从他精心设计的“模拟地”区域穿过去了就在ADC芯片正下方。把地平面重新分割、调整了数字回流路径之后72MHz的谐波直接降了12dB。这个案例特别典型。很多人在PCB设计的时候一听到“数字地和模拟地要分开”就条件反射地在板子上画一条缝把地平面切成两块然后找个点用磁珠或者0欧电阻连起来。但问他为什么这么接、这个连接点放在哪里、回流路径怎么走往往答不上来。更麻烦的是有些板子分了地之后EMC反而更差了辐射和传导都超标这时候就开始怀疑人生——不是说分开好吗怎么越分越糟问题的根源在于大多数人把“数字地和模拟地要分开”当成了一条死记硬背的规则而没有理解这条规则背后的物理本质。地平面不是一块“零电位”的理想导体它是电流的回流路径。电流从哪里流出去就必须从哪里流回来这个回流路径的阻抗和面积决定了整个系统的EMC表现。数字地和模拟地分不分、怎么分本质上是在管理回流路径而不是在管理“地”这个标签。1.2 回流路径才是EMC的核心变量要理解数字地和模拟地的关系得先把“回流”这个概念吃透。很多初学者画PCB的时候只关注信号从A点走到B点的那根走线觉得电流就是从驱动器流向接收器然后“消失”了。实际上电流必须构成闭合回路信号电流从驱动器出发经过走线到达接收器然后通过地平面或者电源平面回到驱动器。这个返回的路径就是回流路径。回流电流有个非常重要的特性它会自动选择阻抗最小的路径。在低频的时候阻抗主要由电阻决定回流电流会走最短的直线路径。但在高频的时候阻抗主要由电感决定回流电流会走电感最小的路径也就是紧贴着信号走线正下方的地平面走。为什么因为信号走线和它的回流路径构成了一个电流环环的面积越小电感越小高频阻抗就越低。所以高频回流会自动聚集在信号走线正下方的地平面上形成一个紧耦合的传输线结构。这个特性决定了地平面分割的后果。如果你在信号走线正下方把地平面切开一条缝回流电流就被迫绕路。绕路意味着什么意味着回流环的面积突然变大电感急剧增加。电感增加会导致两个后果一是信号完整性变差上升沿变缓、过冲和振铃加剧二是辐射发射增强因为大电流环就是一个天线环面积越大辐射效率越高。所以很多板子分了地之后EMC反而更差就是因为分割地平面的时候没有考虑回流路径把高速信号的参考平面给切断了。那为什么还有“数字地和模拟地要分开”这个说法这个说法的起源是混合信号系统里数字电路的开关噪声会通过地平面耦合到模拟电路里影响ADC的精度。数字电路在翻转的时候会在电源和地之间产生瞬态电流这个电流在地平面的阻抗上产生电压波动也就是地弹。如果模拟电路和数字电路共用一块地平面这个地弹噪声就会串到模拟部分导致ADC采样值跳动、运放输出失真。所以“分开”的目的是隔离噪声而不是为了分而分。理解了这一点后面的所有决策就有了依据如果数字噪声不会影响模拟性能或者模拟电路本身对噪声不敏感那就不需要分如果确实需要隔离那也要在保证回流路径完整的前提下做隔离而不是简单粗暴地切一刀。1.3 什么时候必须分什么时候可以不分这个问题没有一刀切的答案但可以根据几个维度来判断。先看信号频率和边沿速率。低速系统里比如51单片机加一个12位ADC采样率几十kHz数字信号的边沿在几十纳秒级别回流电流的频率成分主要集中在几十MHz以下。这个频段的地弹噪声相对温和而且模拟电路的带宽也有限通常不需要严格分区。但如果是高速ADC采样率上MHz数字接口是LVDS或者DDR边沿速率在几百皮秒级别那数字噪声的频谱可以延伸到几百MHz甚至GHz这时候就必须认真对待地平面分区的问题。再看模拟电路的灵敏度。高精度ADC比如24位Σ-Δ型有效位数能做到20位以上分辨率在微伏级别对地弹噪声极其敏感。这种场合下即使数字部分的噪声看起来不大也可能导致ADC的有效位数下降。而如果是12位ADC分辨率在毫伏级别对地弹的容忍度就高得多。运放电路也一样高增益、高输入阻抗的精密运放对地噪声敏感而功率运放或者比较器就没那么讲究。还有一个容易被忽略的因素是数字电路的规模和开关电流。FPGA、DDR内存、高速接口这些器件的开关电流很大地弹噪声也大。如果板子上有这些器件而且和精密模拟电路共存那分区几乎是必须的。反过来如果数字部分只是几个低速逻辑门开关电流很小那分区的必要性就大大降低。我个人的经验是对于大多数混合信号设计如果ADC位数在16位以上、采样率在100kSPS以上或者有高速数字接口就值得认真考虑地平面分区。如果只是12位以下的低速采集优先保证地平面完整不要轻易分割。因为分割带来的回流路径问题往往比数字噪声耦合更麻烦。2. 地平面分割的几种方案与选型逻辑2.1 完全分割加单点连接这是最经典的方案也是很多教科书和参考设计里推荐的。做法是把PCB的地平面分成数字地和模拟地两块在某个位置用一个0欧电阻、磁珠或者直接一根细走线连接起来。这个连接点通常选在ADC芯片下方或者混合信号器件的正下方。这个方案的逻辑是数字噪声在数字地平面里循环模拟电路在模拟地平面里工作两者之间只有一个连接点噪声要耦合到模拟部分必须经过这个连接点而连接点的高频阻抗可以限制噪声的传播。同时模拟地和数字地之间有一个确定的直流电位参考保证信号电平的兼容性。但这个方案有个致命的问题如果连接点的位置选得不对或者连接方式不当回流路径会被严重破坏。比如如果ADC的数字接口走线跨越了地平面的分割缝那数字回流就必须绕到连接点再回到驱动器回流环面积巨大辐射和信号完整性都会出问题。所以这个方案的关键在于所有跨越分割缝的信号走线都必须紧贴着连接点走或者干脆不要跨越分割缝。连接方式的选择也有讲究。0欧电阻的寄生电感在1nH左右对于几十MHz的噪声有一定的阻挡作用但效果有限。磁珠在特定频段有较高的阻抗可以更有效地抑制高频噪声但磁珠的阻抗特性随频率变化选型不当可能在某个频段反而形成谐振放大噪声。我一般推荐用0欧电阻或者直接细走线连接磁珠只在明确知道噪声频段且磁珠特性匹配的情况下才用。2.2 统一地平面加局部隔离这个方案的做法是整块板子用完整的地平面不做物理分割但在布局上把数字器件和模拟器件分开摆放让数字回流和模拟回流在空间上自然分离。同时在ADC等混合信号器件下方通过合理的引脚分配和走线规划让模拟信号和数字信号的回流路径互不交叉。这个方案的优势是回流路径完整不会出现跨分割的问题。对于信号完整性来说这是最理想的情况。但缺点是数字噪声仍然可以通过地平面耦合到模拟部分隔离效果不如物理分割。所以这个方案适用于数字噪声不大、模拟精度要求不是特别极端的场合。实际操作中这个方案对布局的要求很高。数字器件要尽量集中在一侧模拟器件集中在另一侧ADC放在中间作为桥梁。ADC的模拟引脚朝向模拟区数字引脚朝向数字区这样模拟回流和数字回流自然分开。地平面虽然是一整块但回流电流会自动选择阻抗最小的路径只要布局合理数字回流和模拟回流在空间上就不会大量重叠。2.3 混合方案分区不分割这是我个人最推荐的方案也是很多资深工程师在实际项目中采用的。做法是地平面在物理上保持完整不切缝但在布局和布线层面做严格的区域划分。数字器件和模拟器件分区域摆放ADC放在分界线上模拟引脚朝模拟区数字引脚朝数字区。地平面虽然连通但在ADC下方通过过孔阵列和铺铜策略引导数字回流和模拟回流在空间上分离。这个方案的核心思想是回流电流会自动选择阻抗最小的路径只要布局和布线引导得当数字回流和模拟回流可以在同一块地平面上共存而不互相干扰。关键在于控制回流路径而不是控制“地”的标签。具体怎么做首先ADC的模拟地和数字地在芯片内部通常是分开的通过内部的键合线或者引线框架连接到不同的引脚。在PCB上模拟地引脚下方的地平面区域要尽量干净不要有数字器件的过孔或者高速走线经过。数字地引脚下方的地平面可以允许数字回流通过。其次在ADC下方布置一圈过孔形成类似“护城河”的结构但这个护城河不是用来切断地平面的而是用来引导回流路径的。过孔阵列可以降低局部地平面的阻抗让回流电流更集中地通过特定区域。这个方案的好处是既保证了回流路径的完整性又实现了数字噪声和模拟电路的隔离。缺点是设计难度较高需要工程师对回流路径有清晰的理解而且布局布线的约束比较多。2.4 方案对比与选型建议方案隔离效果回流路径完整性设计难度适用场景完全分割加单点连接好差中低速混合信号数字噪声大模拟精度要求高统一地平面加局部隔离一般好低数字噪声小模拟精度要求一般混合方案分区不分割较好好高高速高精度混合信号EMC要求严格选型的时候先评估数字噪声的大小和模拟电路的灵敏度。如果数字部分有FPGA、DDR、高速接口或者模拟部分有24位ADC、精密运放那优先考虑混合方案。如果数字部分只是低速MCU模拟部分是12位ADC那统一地平面加局部隔离就够了。完全分割加单点连接适用于那些数字噪声确实很大、模拟精度要求又很高的场合但一定要处理好跨分割的信号走线。3. 实操从布局到接地的完整流程3.1 布局阶段的区域划分与器件摆放布局是决定接地方案成败的第一步。很多人拿到板子就开始布线布到一半发现地平面被切得七零八落再回头改布局代价很大。我的习惯是先在纸上画一个粗略的布局草图把板子分成数字区、模拟区和混合区。数字区放MCU、FPGA、存储器、数字接口这些器件。模拟区放传感器、运放、基准源、模拟滤波器这些器件。混合区放ADC、DAC这些同时有模拟和数字引脚的器件。混合区通常放在数字区和模拟区的交界处让ADC的模拟引脚朝向模拟区数字引脚朝向数字区。电源部分也要考虑。如果用的是开关电源开关电源的电感、二极管、MOSFET这些噪声源要尽量远离模拟区。LDO可以放在模拟区附近但LDO的输入电容和输出电容要就近放置。基准电压源要放在模拟区远离数字器件和开关电源。晶振的摆放也很关键。晶振是数字电路里噪声比较大的器件要尽量靠近MCU或者FPGA但不要放在模拟区附近。晶振下方的地平面要完整不要有走线穿过。连接器的摆放也要考虑。如果板子有外部模拟输入连接器要放在模拟区边缘模拟信号走线尽量短。数字连接器放在数字区边缘。如果模拟和数字信号共用连接器那连接器要放在混合区并且模拟引脚和数字引脚要分开排列。3.2 叠层设计与地平面规划叠层设计决定了地平面的数量和位置。对于混合信号板我一般推荐四层板起步顶层信号、第二层地平面、第三层电源平面、底层信号。如果板子密度高、信号速率快可以考虑六层板顶层信号、第二层地平面、第三层信号、第四层电源平面、第五层地平面、底层信号。四层板的情况下第二层是完整的地平面这是所有信号的主要参考平面。顶层和底层的信号走线都以第二层地为参考回流路径最短。电源平面在第三层通过去耦电容和地平面耦合。这种叠层结构下地平面是完整的不需要分割。数字回流和模拟回流都在第二层地上流动通过布局和布线引导它们分开。六层板的情况下有两个地平面可以更灵活地处理混合信号。比如第二层地作为数字信号的主要参考平面第五层地作为模拟信号的主要参考平面。ADC放在两个地平面之间的区域模拟引脚通过过孔连接到第五层地数字引脚通过过孔连接到第二层地。两个地平面在ADC下方通过过孔阵列连接保证直流电位一致同时引导回流路径。叠层设计的时候要注意地平面的完整性。不要在地平面上开槽或者放太多过孔尤其是高速信号走线正下方的区域。如果必须在地平面上开槽比如为了隔离某些敏感信号那要确保没有高速信号跨越这个槽。3.3 接地连接的具体实现如果采用完全分割加单点连接的方案连接点的位置和方式需要仔细考虑。连接点通常选在ADC下方或者混合信号器件的正下方。连接方式可以用0欧电阻、细走线或者过孔阵列。0欧电阻的封装一般是0603或者0805寄生电感在1nH左右。对于几十MHz的噪声1nH的阻抗大约是0.6欧姆阻挡效果有限。但0欧电阻的好处是调试的时候可以方便地换成磁珠或者电容观察不同连接方式对EMC的影响。细走线的宽度一般取10mil到20mil长度尽量短。细走线的电感比0欧电阻略大因为走线越长电感越大。但细走线的好处是不需要额外的元件节省空间和成本。过孔阵列的连接方式是在ADC下方布置一排过孔把数字地平面和模拟地平面连接起来。过孔阵列的阻抗很低对直流和低频来说是短路对高频来说过孔的寄生电感会形成一定的阻抗。过孔阵列的优点是连接可靠不需要额外的元件而且可以通过调整过孔的数量和间距来调节高频阻抗。我个人的经验是对于大多数场合用0欧电阻或者细走线连接就够了。如果EMC测试发现某个频段有问题可以尝试换成磁珠或者调整连接点的位置。过孔阵列适用于空间紧张、不方便放元件的情况。3.4 跨分割信号的处理技巧如果地平面被分割了跨分割的信号走线需要特别处理。首先尽量避免高速信号跨越分割缝。如果必须跨越那要确保信号的回流路径有明确的通道。比如可以在分割缝上放一个电容为高频回流提供一个低阻抗路径。电容的容值一般取100pF到1nF封装用0402或者0201尽量靠近信号走线。另一个技巧是在跨分割信号的两侧各放一个过孔把信号走线旁边的地平面连接起来。这样回流电流可以通过过孔从一块地平面跳到另一块地平面不需要绕到连接点。过孔的位置要尽量靠近信号走线间距不要超过信号上升沿空间延伸的1/10。对于差分信号跨分割的处理相对简单因为差分信号的回流主要在两根走线之间流动对地平面的依赖较小。但差分信号的两根走线要尽量靠近间距保持一致不要分开跨分割。3.5 去耦电容的摆放与接地去耦电容的接地是另一个容易被忽视的环节。去耦电容的作用是为高频开关电流提供一个局部的低阻抗路径防止电流从远处的电源或者地平面绕过来。如果去耦电容的接地回路太长电感太大去耦效果就会大打折扣。去耦电容的摆放原则是尽量靠近芯片的电源引脚电容的接地引脚尽量靠近芯片的接地引脚。电容的接地过孔要尽量短最好直接打在电容焊盘上不要用走线连接到远处的过孔。电容的电源过孔和接地过孔要尽量靠近减小回路面积。对于BGA封装的芯片去耦电容通常放在芯片下方的PCB背面。这时候电容的接地过孔要直接连接到芯片下方的地平面不要经过其他区域。如果芯片下方有多个地平面电容的接地过孔要连接到最近的地平面。去耦电容的容值选择也有讲究。一般用0.1uF的电容处理高频噪声用10uF或者100uF的电容处理低频噪声。多个容值并联可以覆盖更宽的频段。但要注意电容的谐振频率超过谐振频率后电容会呈现感性去耦效果下降。所以不要盲目堆大电容要根据噪声频段选择合适的容值。4. EMC测试中的常见问题与排查思路4.1 辐射发射超标与地平面分割的关系辐射发射超标是混合信号板最常见的EMC问题。如果辐射发射在某个频点超标首先要判断这个频点的来源。可以用近场探头扫描板子找到辐射最强的区域。如果辐射最强的区域在ADC或者数字接口附近那很可能是回流路径问题。回流路径问题导致的辐射通常表现为宽频带噪声或者特定谐波的辐射。宽频带噪声一般是数字信号的边沿速率过快导致的可以通过增加串联电阻或者调整驱动能力来改善。特定谐波的辐射一般是时钟信号或者开关电源的谐波可以通过调整时钟频率、增加屏蔽或者优化回流路径来改善。如果地平面被分割了而且高速信号跨越了分割缝那辐射发射几乎必然超标。这时候的解决办法是要么重新设计地平面取消分割要么调整信号走线避免跨越分割缝要么在分割缝上增加回流通道比如放电容或者过孔。4.2 传导发射超标与地弹噪声传导发射超标通常和电源有关但地弹噪声也会导致传导发射问题。地弹噪声通过地平面耦合到电源平面再通过电源线传导出去。如果传导发射在某个频点超标而且这个频点和数字电路的开关频率相关那很可能是地弹噪声导致的。解决地弹噪声导致的传导发射问题首先要优化地平面设计降低地平面的阻抗。增加地平面的面积、减少过孔和开槽、增加去耦电容都可以降低地平面阻抗。其次要优化数字电路的开关特性减小开关电流的di/dt。可以通过增加串联电阻、调整驱动能力、使用扩频时钟等方式来减小开关噪声。4.3 常见问题速查表问题现象可能原因排查方法解决措施辐射发射在特定频点超标时钟谐波或回流路径问题近场探头扫描确认辐射源优化回流路径调整时钟频率辐射发射宽频带超标数字信号边沿过快示波器测量信号上升沿增加串联电阻调整驱动能力传导发射超标地弹噪声耦合到电源测量地平面噪声降低地平面阻抗增加去耦ADC采样值跳动数字噪声耦合到模拟部分测量模拟地噪声优化地平面分区增加隔离信号完整性变差回流路径被切断检查信号走线是否跨分割调整走线或地平面设计4.4 实操心得与避坑技巧第一个坑盲目分割地平面。很多人一看到混合信号板就条件反射地分割地平面结果回流路径被切断EMC反而更差。我的建议是先评估数字噪声和模拟灵敏度如果不需要分割就不要分割。如果确实需要分割一定要处理好跨分割的信号走线。第二个坑连接点位置随意。单点连接的位置很关键放在ADC下方和放在板子边缘效果完全不同。放在ADC下方可以让数字回流和模拟回流在ADC处汇合减少回流环面积。放在板子边缘则会让回流绕远路增加辐射。第三个坑去耦电容接地回路太长。去耦电容的接地过孔要尽量短最好直接打在焊盘上。如果通过走线连接到远处的过孔电感会增加去耦效果下降。第四个坑忽视电源平面的影响。电源平面和地平面是成对出现的电源平面的分割也会影响回流路径。如果电源平面被分割了信号的回流路径也会受到影响。所以电源平面的设计要和地平面一起考虑。第五个坑EMC整改时只加滤波不加屏蔽。滤波可以解决传导发射问题但对辐射发射效果有限。如果辐射发射超标除了优化回流路径还可以考虑增加屏蔽罩或者导电泡棉。但屏蔽罩的接地要良好否则反而会成为天线。5. 从EMC测试报告反推设计改进5.1 读懂EMC测试报告的关键信息EMC测试报告里最有价值的信息是超标频点和超标量。超标频点可以帮助判断噪声源超标量可以帮助判断问题的严重程度。比如如果超标频点是时钟频率的谐波那噪声源很可能是时钟信号。如果超标频点是开关电源的开关频率那噪声源很可能是开关电源。测试报告里还有测试配置的信息比如天线极化方向、测试距离、被测设备的摆放方向。这些信息可以帮助判断辐射的方向性。如果某个方向辐射特别强那辐射源可能在这个方向上。测试报告里还有测试环境的背景噪声信息。如果背景噪声接近限值线那测试结果可能不准确需要重新测试或者换一个测试场地。5.2 从超标频点定位噪声源定位噪声源的方法有很多最常用的是近场探头扫描和频谱分析。近场探头可以贴近板子表面扫描各个区域的辐射强度。如果某个区域的辐射特别强那噪声源很可能在这个区域。另一个方法是用频谱分析仪测量各个电源轨和地平面的噪声。如果某个电源轨的噪声在超标频点上有明显的峰值那噪声源可能在这个电源轨上。如果地平面的噪声在超标频点上有峰值那噪声源可能是地弹噪声。还可以用示波器测量关键信号的频谱。如果某个信号的频谱在超标频点上有峰值那噪声源可能是这个信号。比如时钟信号的谐波、数据信号的边沿、开关电源的开关波形。5.3 针对性的整改措施如果噪声源是时钟信号可以尝试以下措施降低时钟频率、使用扩频时钟、增加时钟信号的串联电阻、优化时钟信号的走线和回流路径、增加时钟信号的屏蔽。如果噪声源是开关电源可以尝试以下措施优化开关电源的布局和布线、增加输入输出滤波、使用屏蔽电感、调整开关频率、增加缓冲电路。如果噪声源是数字接口可以尝试以下措施降低接口速率、增加串联电阻、优化接口的走线和回流路径、增加共模电感、使用屏蔽电缆。如果噪声源是地弹噪声可以尝试以下措施优化地平面设计、增加去耦电容、降低地平面阻抗、调整数字电路的开关特性。5.4 整改后的验证与迭代整改之后要重新测试确认超标频点是否降下来了。如果降下来了但还有其他频点超标那就继续排查。如果没降下来那说明噪声源判断错了需要重新定位。整改的过程往往是迭代的一次整改不一定能解决所有问题。我的经验是先解决最大的超标频点再解决次要的。先解决低频问题再解决高频问题。先解决传导问题再解决辐射问题。每次整改之后要记录整改措施和测试结果建立自己的经验库。下次遇到类似问题的时候可以快速定位和解决。6. 几个容易混淆的概念澄清6.1 地平面分割与地平面隔离的区别地平面分割是把一块地平面切成两块或者多块物理上断开。地平面隔离是在地平面上做文章但不切断地平面而是通过布局和布线引导回流路径。分割是物理上的隔离是电气上的。分割不一定能实现隔离隔离不一定需要分割。很多人把这两个概念混为一谈以为分割了就是隔离了。实际上如果分割之后跨分割的信号走线没有处理好数字噪声照样会耦合到模拟部分甚至因为回流路径被破坏而变得更糟。隔离的关键是控制回流路径而不是控制地平面的物理形状。6.2 数字地和模拟地的本质数字地和模拟地在物理上没有本质区别都是铜皮都是电流的回流路径。它们的区别在于流过的电流不同。数字地上流过的是数字电路的开关电流频谱丰富di/dt大。模拟地上流过的是模拟电路的信号电流频谱较窄di/dt小。所以“数字地”和“模拟地”是功能上的标签不是物理上的分类。一块地平面既可以作为数字地也可以作为模拟地取决于它上面流过的电流。理解了这一点就不会被“数字地”和“模拟地”这两个词束缚住。6.3 单点接地与多点接地的适用场景单点接地是指数字地和模拟地只有一个连接点。多点接地是指数字地和模拟地有多个连接点。单点接地适用于低频场合可以避免地环路。多点接地适用于高频场合可以降低地平面阻抗。在混合信号板里如果采用分割地方案通常是单点接地。如果采用统一地方案通常是多点接地。但这不是绝对的要根据具体的频率和噪声特性来决定。高频的时候单点接地的连接点电感会成为瓶颈反而应该用多点接地。低频的时候多点接地可能形成地环路反而应该用单点接地。6.4 磁珠和0欧电阻的选择依据磁珠和0欧电阻都可以用来连接数字地和模拟地但特性不同。0欧电阻的阻抗是纯电阻性的对直流和低频是短路对高频有一定的阻挡作用但效果有限。磁珠的阻抗是频率相关的在特定频段有较高的阻抗可以更有效地抑制高频噪声。选择的时候如果噪声频段明确而且磁珠的阻抗特性匹配那用磁珠效果更好。如果噪声频段不明确或者磁珠选型困难那用0欧电阻更稳妥。磁珠的缺点是可能在某个频段形成谐振放大噪声。所以用磁珠的时候要仔细看数据手册确认阻抗特性。我个人的习惯是先用0欧电阻测试的时候如果发现某个频段有问题再尝试换磁珠。换磁珠的时候要准备几种不同型号的对比测试效果。7. 高速混合信号板的特殊考量7.1 高速ADC的接地策略高速ADC的接地策略和低速ADC有很大不同。高速ADC的采样率在几十MHz以上数字接口的速率也很高数字噪声的频谱可以延伸到几百MHz甚至GHz。这时候地平面的阻抗变得非常重要任何地平面的不连续都会导致严重的信号完整性和EMC问题。高速ADC通常采用统一地平面的方案不做物理分割。因为分割带来的回流路径问题在高速下会被放大得不偿失。取而代之的是通过布局和布线来隔离数字和模拟部分。ADC的模拟引脚和数字引脚在芯片内部通常是分开的在PCB上也要分开处理。模拟引脚下方的地平面要尽量干净数字引脚下方的地平面可以允许数字回流通过。高速ADC的去耦也很关键。电源引脚要就近放置去耦电容电容的接地过孔要尽量短。高速ADC通常有多个电源引脚每个引脚都要有去耦电容。去耦电容的容值要根据噪声频段选择一般用0.1uF和0.01uF并联。7.2 DDR内存与模拟电路的共存DDR内存是数字电路里噪声最大的器件之一开关电流大边沿速率快频谱宽。如果板子上同时有DDR内存和精密模拟电路那接地设计要非常小心。首先DDR内存要尽量远离模拟电路。布局的时候把DDR放在板子的一侧模拟电路放在另一侧中间用数字电路隔开。其次DDR的电源和地去耦要做得非常充分减少噪声通过电源和地平面传播。DDR的电源平面和地平面要尽量完整不要被其他信号分割。如果空间允许可以在DDR和模拟电路之间放一排过孔形成类似屏蔽墙的结构。过孔阵列可以降低局部地平面的阻抗阻挡噪声传播。但过孔阵列不能完全切断地平面否则会影响回流路径。7.3 射频电路与数字电路的接地射频电路对地平面的要求更高因为射频信号的波长很短地平面的不连续会导致阻抗不匹配和辐射。射频电路通常需要完整的地平面而且地平面要尽量靠近射频走线。如果板子上同时有射频电路和数字电路那接地设计要非常讲究。射频电路要放在板子的一侧数字电路放在另一侧中间用屏蔽罩或者过孔阵列隔开。射频电路的地平面要独立不要和数字电路共用。如果必须共用那要确保射频回流和数字回流在空间上分离。射频电路的接地过孔要尽量多间距要小于射频信号波长的1/10。过孔要尽量靠近射频走线和元件减小接地电感。射频电路的电源要经过良好的滤波防止数字噪声通过电源耦合到射频部分。8. 从设计到测试的完整检查清单8.1 设计阶段的检查项布局检查数字区和模拟区是否分开ADC是否放在交界处模拟引脚是否朝向模拟区数字引脚是否朝向数字区晶振是否远离模拟区开关电源是否远离模拟区叠层检查地平面是否完整电源平面是否完整信号层和地平面的距离是否合理过孔是否过多地平面是否有开槽布线检查高速信号是否跨越分割缝回流路径是否完整去耦电容是否靠近电源引脚去耦电容的接地过孔是否短差分信号是否靠近接地检查数字地和模拟地的连接方式是什么连接点位置是否合理跨分割信号是否有回流通道地平面的阻抗是否足够低8.2 测试阶段的检查项辐射发射测试超标频点是多少超标量是多少辐射方向是什么近场扫描的辐射热点在哪里传导发射测试超标频点是多少超标量是多少噪声源是电源还是地抗扰度测试哪些频点敏感敏感方向是什么敏感源是什么信号完整性测试信号上升沿是否满足要求过冲和振铃是否在允许范围内眼图是否张开8.3 整改阶段的检查项整改措施是否针对噪声源整改措施是否影响回流路径整改措施是否引入新的问题整改后的测试结果是否改善是否需要迭代整改9. 个人经验总结与建议数字地和模拟地的EMC问题说到底是对回流路径的理解和管理。很多人把“分开”当成目的而忘了分开的目的是隔离噪声。如果分开之后回流路径被破坏那还不如不分开。我的建议是对于大多数混合信号设计优先考虑统一地平面加局部隔离的方案。这种方案回流路径完整设计难度适中适用于大多数场合。只有在数字噪声确实很大、模拟精度要求又很高的场合才考虑分割地平面。分割的时候一定要处理好跨分割的信号走线确保回流路径有明确的通道。去耦电容的摆放和接地是另一个关键点。很多EMC问题不是地平面分割导致的而是去耦电容的接地回路太长。去耦电容的接地过孔要尽量短最好直接打在焊盘上。电容的电源过孔和接地过孔要尽量靠近减小回路面积。EMC整改是一个迭代的过程不要指望一次整改解决所有问题。先解决最大的超标频点再解决次要的。先解决低频问题再解决高频问题。每次整改之后要记录措施和结果建立自己的经验库。最后再分享一个小技巧如果板子上有多个ADC或者多个模拟通道可以考虑把每个通道的模拟地单独走线最后在ADC下方汇合。这样可以进一步隔离通道之间的噪声提高多通道采集的一致性。这个技巧在高精度多通道数据采集系统里特别有用我试过几次效果很稳。
