目录1、前言工程概述免责声明2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目我这里已有的PAL视频解码方案3、工程详细设计方案工程设计原理框图输入PAL相机ADV7182芯片解读ADV7182上电初始化BT656视频解码模块Video In To AXI4-StreamVDMA图像缓存Video Processing Subsystem 去隔行Video Mixer 视频叠加HDMI 视频输出工程源码架构4、工程源码1详解Artix7-100T版本5、工程源码2详解Kintex7-325T版本6、工程源码3详解Zynq7100版本7、工程源码4详解Virtex7-690T版本8、工程源码5详解KU060版本9、工程源码6详解ZU19EG版本10、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项11、上板调试验证准备工作PAL视频采集输出演示12、工程代码的获取FPGA基于ADV7182解码PAL视频Video Processing Subsystem去隔行提供6套工程源码和技术支持PAL1、前言大自然的信号都是模拟的视频信号也不例外。视频信号是指电视信号、静止图象信号和可视电视图像信号。视频信号分为三种制式PAL、NTSC 和 SECAM。既然 PAL、NTSC、SECAM 都是模拟信号FPGA 处理的是数字信号有些 FPGA内部自带 AD可以处理模拟信号例如 Altera 的 MAX10因此中间需要一个芯片做转换也就是一个 ADC学名叫做视频解码芯片。本设计使用ADV7182作为视频解码芯片采集PAL视频。工程概述本设计基于Xilinx系列FPGA为平台搭建实时PAL视频解码图传方案视频输入为PAL制式的CCD模拟相机输入分辨率为标准的720x576的PAL隔行视频PAL视频解码方案为ADV7182芯片ADV7182可解码PAL或者NTSC本设计配置为PAL制式出BT656视频FPGA接收到BT656视频视频后送入BT565解码模块该模块用于将BT565视频解码为YUV422视频YUV422视频再送入Xiinx官方的Video In To AXI4-Stream IP核转换为AXI4-Stream视频流输出然后再送入Xiinx官方的VDMA IP核做图像缓存VDMA配置为4帧缓存缓存介质为DDR3或DDR4缓存视频从DDR读出后送入Xiinx官方的Video Processing Subsystem IP核做去隔行处理将隔行视频转换为逐行视频然后再送入Xiinx官方的Video Mixer IP核做视频格式转换和视频叠加处理将YUV422转换为RGB888同时在1920x1080黑色背景下叠加720x576的PAL视频然后再送入Xiinx官方的AXI4-Stream to Video Out IP核做视频流转换将AXI4-Stream视频流转换为Native视频流最后Native视频流送入RGB888转HDMI模块输出HDMI差分视频流再外接显示器即可显示采集到的PAL视频针对市场主流需求本博客设计并提供6套工程源码具体如下现对上述6套工程源码做如下解释方便读者理解工程源码1开发板FPGA型号为Xilinx-Artix7-100T–xc7a100tfgg484-2视频输入为PAL制式的CCD模拟相机输入分辨率为标准的720x576的PAL隔行视频PAL视频解码方案为ADV7182芯片ADV7182可输出PAL或者NTSC本设计配置为PAL制式输出BT656视频FPGA接收到BT656视频视频后送入BT565解码模块该模块用于将BT565视频解码为YUV422视频YUV422视频再送入Xiinx官方的Video In To AXI4-Stream IP核转换为AXI4-Stream视频流输出然后再送入Xiinx官方的VDMA IP核做图像缓存VDMA配置为4帧缓存缓存介质为DDR3缓存视频从DDR读出后送入Xiinx官方的Video Processing Subsystem IP核做去隔行处理将隔行视频转换为逐行视频然后再送入Xiinx官方的Video Mixer IP核做视频格式转换和视频叠加处理将YUV422转换为RGB888同时在1920x1080黑色背景下叠加720x576的PAL视频然后再送入Xiinx官方的AXI4-Stream to Video Out IP核做视频流转换将AXI4-Stream视频流转换为Native视频流最后Native视频流送入RGB888转HDMI模块输出HDMI差分视频流再外接显示器即可显示采集到的PAL视频该方案适用于Xilinx 7系列FPGA做PAL视频解码方案工程源码2开发板FPGA型号为Xilinx-Kintex7–35T–xc7k325tffg676-2视频输入为PAL制式的CCD模拟相机输入分辨率为标准的720x576的PAL隔行视频PAL视频解码方案为ADV7182芯片ADV7182可输出PAL或者NTSC本设计配置为PAL制式输出BT656视频FPGA接收到BT656视频视频后送入BT565解码模块该模块用于将BT565视频解码为YUV422视频YUV422视频再送入Xiinx官方的Video In To AXI4-Stream IP核转换为AXI4-Stream视频流输出然后再送入Xiinx官方的VDMA IP核做图像缓存VDMA配置为4帧缓存缓存介质为DDR3缓存视频从DDR读出后送入Xiinx官方的Video Processing Subsystem IP核做去隔行处理将隔行视频转换为逐行视频然后再送入Xiinx官方的Video Mixer IP核做视频格式转换和视频叠加处理将YUV422转换为RGB888同时在1920x1080黑色背景下叠加720x576的PAL视频然后再送入Xiinx官方的AXI4-Stream to Video Out IP核做视频流转换将AXI4-Stream视频流转换为Native视频流最后Native视频流送入RGB888转HDMI模块输出HDMI差分视频流再外接显示器即可显示采集到的PAL视频该方案适用于Xilinx 7系列FPGA做PAL视频解码方案工程源码3开发板FPGA型号为Xilinx-Zynq7100–xc7z100ffg900-2视频输入为PAL制式的CCD模拟相机输入分辨率为标准的720x576的PAL隔行视频PAL视频解码方案为ADV7182芯片ADV7182可输出PAL或者NTSC本设计配置为PAL制式输出BT656视频FPGA接收到BT656视频视频后送入BT565解码模块该模块用于将BT565视频解码为YUV422视频YUV422视频再送入Xiinx官方的Video In To AXI4-Stream IP核转换为AXI4-Stream视频流输出然后再送入Xiinx官方的VDMA IP核做图像缓存VDMA配置为4帧缓存缓存介质为DDR3缓存视频从DDR读出后送入Xiinx官方的Video Processing Subsystem IP核做去隔行处理将隔行视频转换为逐行视频然后再送入Xiinx官方的Video Mixer IP核做视频格式转换和视频叠加处理将YUV422转换为RGB888同时在1920x1080黑色背景下叠加720x576的PAL视频然后再送入Xiinx官方的AXI4-Stream to Video Out IP核做视频流转换将AXI4-Stream视频流转换为Native视频流最后Native视频流送入RGB888转HDMI模块输出HDMI差分视频流再外接显示器即可显示采集到的PAL视频该方案适用于Xilinx Zynq7000系列FPGA做PAL视频解码方案工程源码4开发板FPGA型号为Xilinx-Virtex7-690T–xc7vx690tffg1761-3视频输入为PAL制式的CCD模拟相机输入分辨率为标准的720x576的PAL隔行视频PAL视频解码方案为ADV7182芯片ADV7182可输出PAL或者NTSC本设计配置为PAL制式输出BT656视频FPGA接收到BT656视频视频后送入BT565解码模块该模块用于将BT565视频解码为YUV422视频YUV422视频再送入Xiinx官方的Video In To AXI4-Stream IP核转换为AXI4-Stream视频流输出然后再送入Xiinx官方的VDMA IP核做图像缓存VDMA配置为4帧缓存缓存介质为DDR3缓存视频从DDR读出后送入Xiinx官方的Video Processing Subsystem IP核做去隔行处理将隔行视频转换为逐行视频然后再送入Xiinx官方的Video Mixer IP核做视频格式转换和视频叠加处理将YUV422转换为RGB888同时在1920x1080黑色背景下叠加720x576的PAL视频然后再送入Xiinx官方的AXI4-Stream to Video Out IP核做视频流转换将AXI4-Stream视频流转换为Native视频流最后Native视频流送入silicom9134芯片输出HDMI差分视频流再外接显示器即可显示采集到的PAL视频该方案适用于Xilinx 7系列FPGA做PAL视频解码方案工程源码5开发板FPGA型号为Xilinx-Kintex UltraScale–xcku060-ffva1156-2-i视频输入为PAL制式的CCD模拟相机输入分辨率为标准的720x576的PAL隔行视频PAL视频解码方案为ADV7182芯片ADV7182可输出PAL或者NTSC本设计配置为PAL制式输出BT656视频FPGA接收到BT656视频视频后送入BT565解码模块该模块用于将BT565视频解码为YUV422视频YUV422视频再送入Xiinx官方的Video In To AXI4-Stream IP核转换为AXI4-Stream视频流输出然后再送入Xiinx官方的VDMA IP核做图像缓存VDMA配置为4帧缓存缓存介质为DDR3缓存视频从DDR读出后送入Xiinx官方的Video Processing Subsystem IP核做去隔行处理将隔行视频转换为逐行视频然后再送入Xiinx官方的Video Mixer IP核做视频格式转换和视频叠加处理将YUV422转换为RGB888同时在1920x1080黑色背景下叠加720x576的PAL视频然后再送入Xiinx官方的AXI4-Stream to Video Out IP核做视频流转换将AXI4-Stream视频流转换为Native视频流最后Native视频流送入RGB888转HDMI模块输出HDMI差分视频流再外接显示器即可显示采集到的PAL视频该方案适用于Xilinx UltraScale系列FPGA做PAL视频解码方案工程源码6开发板FPGA型号为Xilinx-ZU19EG-xczu19eg-ffvc1760-2-i视频输入为PAL制式的CCD模拟相机输入分辨率为标准的720x576的PAL隔行视频PAL视频解码方案为ADV7182芯片ADV7182可输出PAL或者NTSC本设计配置为PAL制式输出BT656视频FPGA接收到BT656视频视频后送入BT565解码模块该模块用于将BT565视频解码为YUV422视频YUV422视频再送入Xiinx官方的Video In To AXI4-Stream IP核转换为AXI4-Stream视频流输出然后再送入Xiinx官方的VDMA IP核做图像缓存VDMA配置为4帧缓存缓存介质为DDR3缓存视频从DDR读出后送入Xiinx官方的Video Processing Subsystem IP核做去隔行处理将隔行视频转换为逐行视频然后再送入Xiinx官方的Video Mixer IP核做视频格式转换和视频叠加处理将YUV422转换为RGB888同时在1920x1080黑色背景下叠加720x576的PAL视频然后再送入Xiinx官方的AXI4-Stream to Video Out IP核做视频流转换将AXI4-Stream视频流转换为Native视频流最后Native视频流送入silicom9134芯片输出HDMI差分视频流再外接显示器即可显示采集到的PAL视频该方案适用于Xilinx Zynq UltraScale MPSoCs系列FPGA做PAL视频解码方案本博客详细描述了Xilinx系列FPGA基于ADV7182芯片实现PAL视频解码方案的设计方案工程代码可综合编译上板调试可直接项目移植适用于在校学生、研究生项目开发也适用于在职工程师做学习提升可应用于医疗、军工等行业的高速接口或图像处理领域提供完整的、跑通的工程源码和技术支持工程源码和技术支持的获取方式放在了文章末尾请耐心看到最后免责声明本工程及其源码即有自己写的一部分也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网以及其他开源免费获取渠道等等)若大佬们觉得有所冒犯请私信批评教育部分模块源码转载自上述网络版权归原作者所有如有侵权请联系我们删除基于此本工程及其源码仅限于读者或粉丝个人学习和研究禁止用于商业用途若由于读者或粉丝自身原因用于商业用途所导致的法律问题与本博客及博主无关请谨慎使用。。。2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目其实一直有朋友反馈说我的博客文章太多了乱花渐欲迷人自己看得一头雾水不方便快速定位找到自己想要的项目所以本博文置顶列出我目前已有的所有项目并给出总目录每个项目的文章链接当然本博文实时更新。。。以下是博客地址点击直接前往我这里已有的PAL视频解码方案我这里有多种FPGA解码PAL视频的方案既有PAL解码HDMI输出也有缩放拼接输出等等感兴趣的可以去看我的PAL视频解码专栏专栏地址点击直接前往3、工程详细设计方案工程设计原理框图工程设计原理框图如下输入PAL相机视频输入为PAL制式的CCD模拟相机输入分辨率为标准的720x576的PAL隔行视频某宝价格也就几十块钱我用的如下需要注意的是PAL制式的CCD相机是隔行的模拟视频大自然的信号都是模拟的视频信号也不例外。视频信号是指电视信号、静止图象信号和可视电视图像信号。视频信号分为三种制式PAL、NTSC 和 SECAM接下来简单介绍一下这对于后期调试电路很有帮助。PAL 制又称为帕尔制。PAL 是英文 Phase Alteration Line 的缩写意思是逐行倒相也属于同时制。“PAL”有时亦被用来指 625 线每秒 25 格隔行扫描PAL 色彩编码的电视制式。NTSC 是 National Television Standards Committee 的缩写意思是“美国国家电视标准委员会”。NTSC 负责开发一套美国标准电视广播传输和接收协议。SECAM 制式又称塞康制SECAM 是法文 Sequentiel Couleur A Memoire 缩写意为“按顺序传送彩色与存储”是一个首先用在法国模拟彩色电视系统。这只是简单的概述关于 PAL、NTSC 和 SECAM 更详细的资料请参考视频技术手册。既然 PAL、NTSC、SECAM 都是模拟信号FPGA 处理的是数字信号有些 FPGA内部自带 AD可以处理模拟信号例如 Altera 的 MAX10因此中间需要一个芯片做转换也就是一个 ADC学名叫做视频解码芯片本设计使用TVP5150作为视频解码芯片。然后简单区分一下隔行扫描Interlace scan和逐行扫描Progressive scan的概念。如下图所示这是隔行扫描示意图也就是先显示奇数行然后再显示偶数行这只是其中一种隔行扫描的方式用途比较广泛除此之外还有隔 2 行、隔 3 行扫描。如下图所示这是逐行扫描示意图也就从第一行扫描一直扫描到最后一行。目前显示器是逐行扫描的。ADV7182芯片解读本次设计使用的是专用模拟视频解码芯片 ADV7182支持 4路模拟视频输入视频输出是标准 BT656 格式。ADV7182芯片内部框图如下由于是芯片其内部框架我们无需太过关心只需要注意如何使用即可ADV7182的使用只需要注意两点一是需要i2c总线对芯片进行初始化配置二是ADV7182输出BT656 视频视频格式配置和时序如下ADV7182上电初始化ADV7182上电初始化主要完成两件事1上电复位控制2上电i2c配置ADV7182上电初始化模块采用纯verilog代码实现将模块顶层直接拖入Block Design中如下BT656视频解码模块BT656视频解码模块将ADV7180解码后的BT656视频解码为YUV422视频其中BT656数据格式如下如上图所示是一行 BT656 数据结构分成 4 段EAV4-byte、BLANKING280-byte、SAV4-byte和有效数据1440-byte接下来分别介绍。BLANKING280-byte0x80 和 0x10 交替出现。有效数据1440-byte一共 720 个像素Y 占 720 个数据Cb 和 Cr 分别占 360 个数据。EAV 和 SAV分别占 4-byte前三个字节相同是 0XFF0X000X00最后一个不同根据这个字节进行解码。EAV 和 SAV 的结构如上图所示其中 F、V、H 含义F 是场信号0 表示场 1,1 表示场 2也就是奇偶场。V 表示场有效0 表示场数据有效1 表示是垂直消隐。H 区分 EAV 和 SAV 信号。P3-P0 只是校验保护位由 F、V、H 进行异或运算得到。如下图所示这是一帧 BT656 数据格式一共包括 625 行每行 1728 个字节有效数据大小是 720x576分成 2 场每场 720x288其余行是消隐信号。BT656 规定一行有 1728 个字节一帧有 625 行每秒传输 25 帧数据8bit 总线并行传输。1728x625x252700000027M经过计算就知道 27MHz 的来历了。在这 625行中有用的数据是 576 行在 BT656 视频格式中有效视频大小是 720x576其余的当做消隐处理。BT656视频解码模块顶层接口如下将模块顶层直接拖入Block Design中如下Video In To AXI4-Stream解码后的YUV422视频再送入Xiinx官方的Video In To AXI4-Stream IP核转换为AXI4-Stream视频流输出Block Design中如下VDMA图像缓存解码后的YUV422视频再送入Xiinx官方的VDMA IP核做图像缓存VDMA配置为4帧缓存缓存介质为DDR3或DDR4Block Design中如下Video Processing Subsystem 去隔行缓存视频从DDR读出后送入Xiinx官方的Video Processing Subsystem IP核做去隔行处理将隔行视频转换为逐行视频Video Processing Subsystem集成了多种功能本设计配置为去隔行如下Video Processing Subsystem在Block Design中如下Video Mixer 视频叠加去隔行后的视频再送入Xiinx官方的Video Mixer IP核做视频格式转换和视频叠加处理将YUV422转换为RGB888同时在1920x1080黑色背景下叠加720x576的PAL视频Video Mixer在Block Design中如下HDMI 视频输出然后再送入Xiinx官方的AXI4-Stream to Video Out IP核做视频流转换将AXI4-Stream视频流转换为Native视频流最后Native视频流送入RGB888转HDMI模块输出HDMI差分视频流再外接显示器即可显示采集到的PAL视频Block Design中如下工程源码架构本设计提供6套工程源码以工程源码1为例工程Block Design截图如下本设计提供6套工程源码以工程源码1为例综合后的源码截图如下工程源码需要运行MicroBlaze软核用于配置VDMA、VPSS、Video Mixer等SDK工程架构如下工程编译后资源消耗低、功耗低、时序收敛符合工程项目应用要求如下4、工程源码1详解Artix7-100T版本开发板FPGA型号Xilinx-Artix7-100T–xc7a100tfgg484-2开发环境Vivado2019.1输入PAL制式的CCD模拟相机720x576的PAL隔行视频输出HDMI1080P黑色背景下的720x576有效视频区域PAL视频解码方案ADV7182芯片方案图像缓存方案Xilinx官方VDMA方案4帧缓存板载DDR3为介质视频叠加输出方案Xilinx官方Video Mixer方案工程作用此工程目的是让读者掌握FPGA基于ADV7182实现PAL视频解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节“工程源码架构“小节内容工程的资源消耗和功耗如下5、工程源码2详解Kintex7-325T版本开发板FPGA型号Xilinx-Kintex7–325T–xc7k325tffg676-2开发环境Vivado2019.1输入PAL制式的CCD模拟相机720x576的PAL隔行视频输出HDMI1080P黑色背景下的720x576有效视频区域PAL视频解码方案ADV7182芯片方案图像缓存方案Xilinx官方VDMA方案4帧缓存板载DDR3为介质视频叠加输出方案Xilinx官方Video Mixer方案工程作用此工程目的是让读者掌握FPGA基于ADV7182实现PAL视频解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节“工程源码架构“小节内容工程的资源消耗和功耗如下6、工程源码3详解Zynq7100版本开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2开发环境Vivado2019.1输入PAL制式的CCD模拟相机720x576的PAL隔行视频输出HDMI1080P黑色背景下的720x576有效视频区域PAL视频解码方案ADV7182芯片方案图像缓存方案Xilinx官方VDMA方案4帧缓存板载PS端DDR3为介质视频叠加输出方案Xilinx官方Video Mixer方案工程作用此工程目的是让读者掌握FPGA基于ADV7182实现PAL视频解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节“工程源码架构“小节内容工程的资源消耗和功耗如下7、工程源码4详解Virtex7-690T版本开发板FPGA型号Xilinx-Virtex7-690T–xc7vx690tffg1761-3开发环境Vivado2019.1输入PAL制式的CCD模拟相机720x576的PAL隔行视频输出HDMI1080P黑色背景下的720x576有效视频区域PAL视频解码方案ADV7182芯片方案图像缓存方案Xilinx官方VDMA方案4帧缓存板载DDR3为介质视频叠加输出方案Xilinx官方Video Mixer方案工程作用此工程目的是让读者掌握FPGA基于ADV7182实现PAL视频解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节“工程源码架构“小节内容工程的资源消耗和功耗如下8、工程源码5详解KU060版本开发板FPGA型号Xilinx-Kintex UltraScale–xcku060-ffva1156-2-i开发环境Vivado2019.1输入PAL制式的CCD模拟相机720x576的PAL隔行视频输出HDMI1080P黑色背景下的720x576有效视频区域PAL视频解码方案ADV7182芯片方案图像缓存方案Xilinx官方VDMA方案4帧缓存板载DDR4为介质视频叠加输出方案Xilinx官方Video Mixer方案工程作用此工程目的是让读者掌握FPGA基于ADV7182实现PAL视频解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节“工程源码架构“小节内容工程的资源消耗和功耗如下9、工程源码6详解ZU19EG版本开发板FPGA型号Xilinx-ZU19EG-xczu19eg-ffvc1760-2-i开发环境Vivado2019.1输入PAL制式的CCD模拟相机720x576的PAL隔行视频输出HDMI1080P黑色背景下的720x576有效视频区域PAL视频解码方案ADV7182芯片方案图像缓存方案Xilinx官方VDMA方案4帧缓存板载PS端DDR4为介质视频叠加输出方案Xilinx官方Video Mixer方案工程作用此工程目的是让读者掌握FPGA基于ADV7182实现PAL视频解码的设计能力以便能够移植和设计自己的项目工程Block Design和工程代码架构请参考第3章节“工程源码架构“小节内容工程的资源消耗和功耗如下10、工程移植说明vivado版本不一致处理1如果你的vivado版本与本工程vivado版本一致则直接打开工程2如果你的vivado版本低于本工程vivado版本则需要打开工程后点击文件–另存为但此方法并不保险最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本3如果你的vivado版本高于本工程vivado版本解决如下打开工程后会发现IP都被锁住了如下此时需要升级IP操作如下FPGA型号不一致处理如果你的FPGA型号与我的不一致则需要更改FPGA型号操作如下更改FPGA型号后还需要升级IP升级IP的方法前面已经讲述了其他注意事项1由于每个板子的DDR不一定完全一样所以MIG IP需要根据你自己的原理图进行配置甚至可以直接删掉我这里原工程的MIG并重新添加IP重新配置2根据你自己的原理图修改引脚约束在xdc文件中修改即可3纯FPGA移植到Zynq需要在工程中添加zynq软核11、上板调试验证准备工作需要准备的器材如下FPGA开发板可联系博主获得ADV7182转接板可联系博主获得PAL摄像头可联系博主获得BNC线缆可联系博主获得HDMI显示器我的开发板了连接如下PAL视频采集输出演示PAL视频采集输出演示如下PALX112、工程代码的获取代码太大无法邮箱发送以某度网盘链接方式发送资料获取方式私或者文章末尾的V名片。网盘资料如下此外有很多朋友给本博主提了很多意见和建议希望能丰富服务内容和选项因为不同朋友的需求不一样所以本博主还提供以下服务
