简介面向嵌入式以太网驱动开发的学习资料包聚焦德州仪器dp83867以太网控制器芯片适合已具备C语言基础、希望打通芯片手册阅读与驱动代码实现的开发者参考。包内共2个文件包含1份PDF技术手册和1份C语言源码压缩包约1.35MB手册可用于查阅引脚配置、寄存器描述、工作模式与电气特性源码则对应初始化、数据收发、中断处理等模块便于理论对照实践并理解底层通信流程。已有435人学习下载说明其在相关芯片驱动入门与调试场景中具有一定参考价值。读者可从中梳理寄存器读写流程、MAC配置思路、DMA收发机制及错误处理要点并结合具体项目理解低功耗与硬件协同设计适合作为快速上手dp83867开发与排查以太网通信问题的辅助材料。1. 一块千兆 PHY 的落地现场手册加驱动缺一不可板子贴片回来上电网口灯不亮或者勉强亮了自协商只跑到百兆再或者千兆能起一压大包就开始丢。这种时候最缺的其实是一份能对着寄存器一位一位查的手册和一个能直接编进去跑起来的驱动骨架。dp83867cr.pdf加dp83867.c正好凑齐这两样前者是这颗千兆以太网 PHY 的完整数据手册寄存器表、RGMII 时序参数、strap 引脚定义、封装管脚一页页都在后者把 MDIO 读写、软复位、RGMII 延时配置、自协商启动、链路状态解析串成了一条能跑的流程。做工业网关、板载交换、边缘盒子这类带千兆口的兄弟最用得上尤其是 MAC 侧驱动已经调通、卡在 PHY 这一层的时候。2. 资源全貌与硬件链路从 MDIO 控制面到 RGMII 数据面拿到这两份东西很多人第一反应是直接打开.c编译。我吃过这个亏驱动里一行0x0086写下去没反应翻遍代码找不到原因最后是在手册的寄存器表里发现那个寄存器属于扩展页得先切页才能访问。所以顺序应该是先弄清两份材料各自管什么再弄清硬件上到底怎么连的最后才看代码。2.1 两份材料的分工手册当字典C 文件当骨架数据手册不是用来通读的是用来查的。我一般只盯四块内容寄存器定义表每个 bit 什么含义、复位值多少、读写属性、RGMII 时序章节建立/保持时间、时钟到数据的偏斜要求、strap 配置章节上电瞬间哪些引脚被采样成什么配置、电气特性MDC 最高频率、MDIO 上拉要求、电源序。dp83867.c则是把这些纸面定义变成可执行序列。它一般包含这么几层最底下是两个平台钩子mdio_read/mdio_write往上是对扩展寄存器的封装因为千兆 PHY 的配置项大量放在扩展页里标准 16 位寄存器空间放不下再往上是初始化序列和链路状态轮询。两者交叉查的办法很土但有效在.c里看到任何一个魔数宏比如#define DP83867_RGMIIDCTL 0x0086立刻回手册寄存器表搜这个地址确认它的位域、复位值、以及是否属于扩展页。这一步花十分钟能省掉后面几小时的抓瞎。2.2 硬件侧的真实连接MDC/MDIO 与 RGMII 两条线PHY 和 MAC 之间永远是两条通路。控制面是 MDC/MDIO 两线制串行总线一根时钟一根双向数据所有寄存器读写都走它数据面是 RGMII收发各一组TXC/TXD[3:0]/TX_CTL和RXC/RXD[3:0]/RX_CTL双沿采样千兆下时钟 125MHz。MDC 频率是有上限的手册里给的最大值通常在 25MHz 量级但实际项目里我一般压到 2.5MHz 以下。原因很简单MDIO 是开漏/准双向结构靠上拉拉高边沿本来就软跑太快在长走线或者多 PHY 挂同一条总线的板子上很容易采错。上拉电阻常见取值 1.5k 到 2.2k缺了它读回来就是全 1。RGMII 最容易翻车的是延时。125MHz 下周期只有 8ns时钟和数据之间必须有一个大约 1.5 到 2ns 的偏斜才能满足采样窗口。这个偏斜有三个来源PCB 走线本身RGMII 规范要求时钟线比数据线长一截、MAC 侧内部延时、PHY 侧内部延时。三者的和必须落在窗口内而且只能有一方提供延时——两边都开或者都不开都会出问题。这颗 PHY 内部延时是可配的通过扩展寄存器使能并调节步进这也是.c里最核心的几行代码之一。复位和 strap 也得说清楚。RESET_N拉低要保持足够时间手册给的是微秒级最小值实际我按毫秒级给释放后芯片内部还要完成自举这段时间内访问 MDIO 是无效的。而 PHY 地址、自协商开关、RGMII 模式这些配置是在复位释放瞬间从特定引脚上采样锁存的也就是 strap。strap 引脚上通常挂上下拉电阻如果这些引脚同时又接了 LED 或者被别的电路拉动采样值就可能和设计意图不符——这类问题表现出的现象特别像驱动写错了。2.3 驱动在协议栈里的位置谁管协商谁管收发把职责划清楚调试思路才不会乱。MAC 只管帧的收发、DMA 描述符、CRC 校验PHY 管物理层的编码解码、自协商、链路建立。协商结果速率、双工由 PHY 决定MAC 得读回来再按对应速率配置自己的时钟和接口模式。所以一个典型的启动流程是复位 PHY → 读 ID 寄存器确认器件在位 → 配置 RGMII 延时和时钟模式 → 启动自协商 → 轮询链路状态 → 链路起来后读速率双工 → 通知 MAC 侧调整。.c里的函数基本就是按这个顺序组织的缺任何一步都可能表现为灯亮但通不了或者通一会儿就断。3. 核心代码拆解一次寄存器读写要走完的四层这份 C 程序的价值不在代码量在于它把平台相关和器件相关分开了。下面按调用层次从底往上拆每一层我都标了移植时要动的地方。3.1 最底层MDIO 读写原语与扩展寄存器寻址最先要落地的是两个钩子函数。它们不该包含任何器件逻辑只负责把一次 16 位寄存器事务发到总线上/* 移植时只需要实现这两个其余代码可以原样复用 */ int mdio_read (uint8_t phy_addr, uint16_t reg, uint16_t *val); int mdio_write(uint8_t phy_addr, uint16_t reg, uint16_t val);phy_addr是 strap 决定的 5 位地址0~31同一条 MDIO 总线上挂多颗 PHY 时靠它区分reg是 5 位寄存器地址空间。返回值约定 0 为成功非 0 为失败——这个约定很重要因为上层初始化序列需要靠返回值判断要不要中止。麻烦在于这颗 PHY 的大量配置项不在标准 16 位地址空间里而在扩展页。访问方式遵循标准的 MMD 机制先往0x0D写目标地址再往0x0E读写数据。#define DP83867_REGCR 0x0D #define DP83867_ADDAR 0x0E /* REGCR 位域bit15 选择访问数据还是地址bit14 关闭地址自增 */ #define REGCR_FUNC_ADDR (0u 15) #define REGCR_FUNC_DATA (1u 15) #define REGCR_NO_POST_INC (1u 14) #define DP83867_DEVAD 0x1Fu /* 该器件的扩展页固定用这个设备地址 */ static int dp83867_ext_write(uint8_t pa, uint16_t reg, uint16_t val) { int rc; /* 第一步把 REGCR 配成接下来写的是地址并关掉自增 */ rc mdio_write(pa, DP83867_REGCR, REGCR_FUNC_ADDR | REGCR_NO_POST_INC | DP83867_DEVAD); if (rc) return rc; /* 第二步目标扩展寄存器地址送进 ADDAR */ rc mdio_write(pa, DP83867_ADDAR, reg); if (rc) return rc; /* 第三步REGCR 切到接下来操作的是数据 */ rc mdio_write(pa, DP83867_REGCR, REGCR_FUNC_DATA | REGCR_NO_POST_INC | DP83867_DEVAD); if (rc) return rc; /* 第四步数据写进 ADDAR */ return mdio_write(pa, DP83867_ADDAR, val); }读操作的差别在最后一步切到数据模式后mdio_read(pa, DP83867_ADDAR, val)拿回值。这套地址-数据的两段式访问必须严格按顺序中间插入任何其他寄存器的读写都可能打断状态机导致读回旧值。这是我踩过的最隐蔽的坑后面第 5 章会细说。那个REGCR_NO_POST_INC位也不是可有可无的关掉自增之后每次访问都得重新写地址看似啰嗦但换来了每次访问都是显式的批量读连续寄存器时不容易错位。3.2 初始化序列复位、验 ID、配 RGMII 延时有了扩展读写初始化就能写成一条线性序列。顺序不能乱int dp83867_init(uint8_t pa) { uint16_t id1, id2, val; /* 1. 软复位等待自清零。超时必须有否则一颗坏片会把启动流程挂死 */ mdio_write(pa, 0x00, 0x8000); for (int i 0; i 100; i) { if (mdio_read(pa, 0x00, val) 0 (val 0x8000) 0) break; delay_ms(1); if (i 99) return -1; } /* 2. 读 ID 确认器件在位、型号匹配。OUI 和型号号在手册 ID 表里 */ mdio_read(pa, 0x02, id1); mdio_read(pa, 0x03, id2); if (id1 0x0000 || id1 0xFFFF) return -2; /* 总线没通或没上拉 */ /* 3. 配置 RGMII 内部延时。硬件上 MAC 侧和走线都不提供延时的时候 就必须由 PHY 来补否则千兆一定出错 */ dp83867_ext_write(pa, 0x0032, 0x0003); /* bit0 使能 RX 延时bit1 使能 TX 延时 */ dp83867_ext_write(pa, 0x0086, 0x00AA); /* 高低半字节分别是 TX/RX 延时档位 */ /* 4. 启动自协商重启协商过程 */ mdio_write(pa, 0x00, 0x1200); /* bit12 自协商使能 bit9 重启协商 */ return 0; }几个参数值得展开。软复位写的是0x00寄存器的 bit15写完必须轮询等它自清零等不到就说明芯片没响应或者时钟没给。ID 校验只判0x0000和0xFFFF是最低要求严谨一点应该和手册里给出的 OUI 与型号位做掩码比对避免同总线上有别的 PHY 被误认。0x0032是 RGMII 控制寄存器两个低位分别使能 TX 和 RX 的内部延时0x0086是延时档位高 4 位管 RX、低 4 位管 TX每档约 0.25ns。写0x00AA意味着各给 10 档、约 2.5ns——这是我在多数板子上能跑通的起点值但它不是万能值具体得看 MAC 侧有没有延时、走线差多少后面第 5 章会给试配方法。最后启动自协商的那次写用的是标准0x00寄存器bit12 使能自协商bit9 重启协商过程。这两位置下去PHY 才开始和对面发 FLP 脉冲。很多协商不起来的问题根因就是初始化序列里漏了这一句芯片一直停在强制模式。3.3 链路状态轮询把速率和双工读回来链路是否建立看标准0x01寄存器的 bit2Link Status。这个位有个坑它是锁存低有效的读一次会把状态清掉下次再读才是当前真实值所以轮询时要读两次或者接受一次延迟。速率和双工不在标准寄存器里得从扩展状态寄存器解析#define DP83867_PHYSTS 0x001F int dp83867_get_link(uint8_t pa, int *speed, int *duplex) { uint16_t bmsr, sts; if (mdio_read(pa, 0x01, bmsr)) return -1; mdio_read(pa, 0x01, bmsr); /* 再读一次拿到实时的链路位 */ if (!(bmsr (1u 2))) { *speed 0; return 0; } if (dp83867_ext_read(pa, DP83867_PHYSTS, sts)) return -1; /* 位序按手册寄存器表核对不同批次的文档编排略有差异 */ *duplex (sts (1u 13)) ? 1 : 0; /* 1全双工 */ switch ((sts 14) 0x3) { case 0: *speed 10; break; case 1: *speed 100; break; default: *speed 1000; break; } return 0; }DP83867_PHYSTS这个名字和地址来自手册的扩展寄存器表0x001F是我手上这版手册里的编址。位域部分我在注释里留了话速率和双工的具体 bit 位置请拿手册的寄存器描述页对一遍因为同一颗芯片不同修订版的手册在编排上会有出入照抄别人的代码而不对表最后出错都不知道错在哪。读出速率之后逻辑上还要通知 MAC 侧把接口时钟切到对应频率千兆 125MHz、百兆 25MHz、十兆 2.5MHz。这一步在裸机里通常是自己写寄存器在内核态则由 PHY 框架回调adjust_link完成。4. 编译与上板跑通裸机和内核态两条路同一份.c在裸机工程和带 PHY 子系统的内核里接法完全不同。前者你自己管一切后者你只需要提供设备树描述框架会替你调初始化。4.1 裸机移植把三个钩子填掉裸机下没有现成的总线驱动得自己用 GPIO 模拟 MDIO 时序。核心是前导码、起始位、操作码、地址、 turnaround 这几段static void mdio_bit(int b) { gpio_set(MDIO_PIN, b); gpio_set(MDC_PIN, 0); mdio_delay(); /* MDC 低电平期间准备数据 */ gpio_set(MDC_PIN, 1); mdio_delay(); /* 上升沿由对端采样 */ } int mdio_write(uint8_t pa, uint16_t reg, uint16_t val) { for (int i 0; i 32; i) mdio_bit(1); /* 前导码 32 个 1 */ mdio_bit(0); mdio_bit(1); /* ST 01 */ mdio_bit(0); mdio_bit(1); /* OP 01 表示写 */ for (int i 4; i 0; i--) mdio_bit((pa i) 1); /* 5 位 PHY 地址 */ for (int i 4; i 0; i--) mdio_bit((reg i) 1); /* 5 位寄存器地址 */ mdio_bit(1); mdio_bit(0); /* TA先释放一个周期再驱动 */ for (int i 15; i 0; i--) mdio_bit((val i) 1); /* 16 位数据 */ return 0; }mdio_delay()决定 MDC 频率用空循环或硬件定时器都行目标是压到 2.5MHz 以下。注意TA那两个周期写操作里是1,0读操作里要先把 MDIO 切成输入方向再读两个周期第二个周期开始才是数据。方向切换漏了读回来永远是全 1。移植时还要处理一个硬件细节MDIO 是双向的GPIO 必须在发送和接收之间切换方向切换时机要卡在 TA 之前。有些平台用硬件 MAC 自带的 MDIO 控制器那就更省事只要把mdio_read/write转成对控制器寄存器的读写即可时序问题交给硬件。4.2 内核态挂载设备树描述 PHY 框架接管带 PHY 子框架的内核里.c大部分内容不用自己调框架会在扫描到 PHY 后调用你的初始化回调。你要做的是把硬件连接关系描述清楚mac0 { phy-handle ethphy0; phy-mode rgmii-id; /* 关键谁提供延时 */ mdio { ethphy0: ethernet-phy0 { reg 0; /* MDIO 上的 PHY 地址必须与 strap 一致 */ }; }; };phy-mode这一行是重灾区四种取值的含义必须分清取值谁提供 TX 延时谁提供 RX 延时rgmii都不提供都不提供rgmii-idPHYPHYrgmii-txidPHYMAC 或走线rgmii-rxidMAC 或走线PHY写rgmii而硬件上两边都没做延时千兆必然出错写rgmii-id而 PHY 内部的延时寄存器没被使能效果和rgmii一样。这两件事必须配对设备树声明了-id驱动里就得真的把0x0032的两个使能位打开。另外reg 0这个地址来自 strap不是随便填的。板上 PHY 地址引脚怎么挂的得翻原理图确认填错了框架扫不到器件表现就是PHY 一直不 ready。4.3 验证三级手段逐层排除跑通不靠感觉靠分层验证。我一般按这个顺序走第一级看寄存器。初始化完成后立刻回读0x02/0x03ID 对得上说明 MDIO 链路通了回读0x0032和0x0086值和你写进去的一致说明扩展页访问没问题。这一步不过后面全白搭。第二级看协商。读0x01的 bit2 和 bit5链路位和自协商完成位都置起来说明物理层握手成功了。再读扩展状态寄存器确认速率是 1000 而不是 100。第三级压流量。协商到千兆不代表能跑满。用打流工具跑双向大包同时看 MAC 侧的 CRC 错误计数和丢包计数。错误计数在涨八成是 RGMII 时序余量不够计数干净但吞吐上不去那要往 MAC 的 DMA 和缓冲区配置上查。有一点容易忽略不要只测单向。RGMII 的 TX 和 RX 是两套完全独立的延时TX 方向没问题不代表 RX 方向也没问题双向都压一遍才能定位到底是哪一侧的偏斜不对。5. 避坑与排查五个让我返工的现象下面这几条都是我在实际板子上撞过的按现象 → 原因 → 解决记下来下次遇到能省时间。5.1 读 ID 回来全是 0xFFFF现象初始化第一步读0x02返回值0xFFFF驱动直接返回错误。原因有三个层次MDIO 数据线没有上拉电阻线被拉不住PHY 地址和 strap 实际值对不上事务发出去没人应答复位还没释放完就发起访问芯片内部状态机没准备好。解决先拿万用表量 MDIO 对电源的上拉正常应该有 1.5k 到 2.2k再翻原理图核对地址引脚的上下拉和代码里的phy_addr对一遍最后确认复位释放到第一次 MDIO 访问之间留了足够延时我一般给 10ms 以上。5.2 千兆掉百兆灯是亮的现象链路能起来但速率一直是 100M怎么重启协商都不变。原因最常见的是 RGMII 延时没配对——设备树写rgmii但硬件上没人提供延时或者写rgmii-id但0x0032的使能位没打开。千兆对时序窗口的要求比百兆严得多百兆能凑合千兆就掉下来。其次是变压器或网口只支持百兆或者网线是超五类以下的劣质线。解决先把phy-mode和0x0032/0x0086的配置对齐再换一根确认过能跑千兆的成品线最后才怀疑硬件。顺序反了会浪费大量时间在换线换板上。5.3 小包正常大包一压就丢现象ping 一直通一跑大包吞吐丢包率就上去了MAC 侧 CRC 错误计数同步增长。原因CRC 错误基本可以锁定在物理层RGMII 的采样窗口余量不足。可能是 PCB 上 RGMII 走线不等长、时钟线没按要求加长也可能是延时档位给得不够还可能是 MAC 侧也在提供延时造成叠加。解决把0x0086的延时档位一格一格往上试每试一档压一次大包看错误计数找到错误计数归零的那个区间后取中间值。这个笨办法比算理论值快得多因为板子的实际走线参数你算不准。5.4 扩展寄存器写进去读出来还是旧值现象0x0032写0x0003紧接着读回来是0x0000或者干脆读出来是别的寄存器内容。原因扩展页访问被打断了。0x0D→0x0E→0x0D→0x0E这四步之间插入了别的寄存器操作状态机被重置或者软复位之后写的复位把扩展寄存器清回了默认值还有一种更隐蔽的mdio_write返回了成功但硬件上 MDC 时钟还没走完就发起下一次事务。解决把扩展写封装成不可打断的原子序列中间不插任何访问软复位之后必须重新走一遍完整配置在mdio_write返回前加一个极短的等待确保最后一个时钟周期走完。5.5 复位后偶发识别不到重上电又好了现象十次上电有一两次读不到 PHY复位一次就好无法复现。原因上电时序或者 strap 采样窗口的问题。复位释放的时刻如果正好落在电源还没爬升到位、或者参考时钟还没起来的区间strap 采样就可能采错也可能复位保持时间给得太短芯片内部自举没完成。解决把复位保持时间从微秒级放宽到毫秒级同时在复位释放后加一段固定等待再访问 MDIO。如果还偶发就得用示波器抓上电瞬间的电源和时钟看复位释放点是否落在时钟有效之后。这类问题不解决量产时会变成返修率。6. 二次开发把寄存器配置抽成表留一条能回滚的验证路径这份.c直接能用但要用在多个板子上就得改结构。我的做法是把所有跟板子相关的寄存器写从初始化函数里抽出来变成一张表struct phy_tweak { uint16_t reg; /* 扩展寄存器地址 */ uint16_t val; /* 目标值 */ uint16_t mask; /* 只改这些位其余保持 */ const char *note; /* 为什么这么配给自己和后人看 */ }; static const struct phy_tweak dp83867_tbl[] { { 0x0032, 0x0003, 0x0003, 使能 TX/RX 内部延时 }, { 0x0086, 0x00AA, 0x00FF, TX/RX 各约 2.5ns按板子实测调整 }, { 0x0010, 0x0000, 0x0000, 保留位按 strap 补偿时填 }, };驱动初始化的时候遍历这张表读-改-写三步走mask保证只动目标位不误伤同一个寄存器里的其他配置。好处很直接换一块板子只改表不动流程代码出了问题是哪一项配错一眼能看出来note字段逼着你写下理由半年后回来看不用重新推理一遍。配套的验证习惯也得改。以前我是跑通了就提交现在改成每次改延时参数都强制走一遍三段回读写完立刻回读确认值进去了链路起来后打印速率双工确认协商对了压一轮双向大包确认错误计数干净。这三段缺一段参数就算白调——因为有些错误只在特定包长或者特定温度下才露头当场看不出来过两天在客户现场冒出来。还有一个我后来加的习惯把当前生效的寄存器配置在初始化结束时整体 dump 一遍存进日志。板子出问题时第一件事就是拿现场日志和出厂日志对比哪几个寄存器被改过一目了然。这比让现场的人描述网口不通有用一百倍。从那以后我每次做 PHY 相关的改动都强制走一遍改表、回读、压包、dump这四步哪怕只是改一个延时档位。希望帮到你。本文还有配套的精品资源点击获取
