简介这份PDF实验报告面向具备电工电子基础的大专院校学生与数字电路初学者围绕计数与分频电路的设计、仿真和波形分析展开可用于实验预习、报告撰写与ISE 14.7操作复盘。内容以CB4CLE计数器实现M7计数器对比置零法与置最大数法并设计N5整数分频电路利用数据选择器产生“1110010”序列信号配有状态转移表、原理图、仿真与手绘波形及实验小结突出反馈逻辑与时序特性的验证。资源包共1个PDF文件大小约7.87MB适合按实验环节查阅电路图与波形记录。已有259人学习便于读者对照完成设计、排查反馈逻辑错误并巩固数字电路分析方法。1. 从实验台前的那块板子说起计数与分频电路要交付的到底是什么数字电路实验做到计数器这一节卡住人的往往不是原理而是“怎么把它变成一份能仿、能测、能上台讲清楚的完整方案”。一份电工电子基础实验的计数与分频电路报告任务写得很直白用 CB4CLE 设计 M7 的计数器置零法和置最大数法各做一套设计 N5 的整数分频电路用数据选择器产生“1110010”序列最后交仿真波形、手绘波形和示波器实测波形三套证据。工具是 ISE 14.7硬件是电工电子综合实验箱加示波器。这套东西的价值不在“做完”而在于它把数字电路里最难自证的两件事——逻辑功能和时序特性——用波形固定下来。适合正在做电工电子实验、数字电路课程设计的学生也适合需要给新人一套可复现验证流程的带教者。下面按需求拆解、器件选型、两套计数器实现、分频与序列生成、避坑排查、验收答辩的顺序把这份方案拆开。2. 需求拆解与方案选型三个任务、两类器件、一条设计主线2.1 三个任务的技术边界模 7 计数、模 5 分频、七位序列把实验指导书上的三行任务翻译成工程语言它们的输入输出其实非常清晰。第一个任务输入一个时钟输出 3 位二进制码状态在 0~6 之间循环一共 7 个稳定状态这就是模 7 计数器。第二个任务输入一个时钟输出一个周期为输入时钟 5 倍的信号频率变成原来的五分之一本质是把模 5 计数器的某个状态位引出来当输出。第三个任务输入一个时钟输出 7 位固定序列“1110010”循环每一位占一个时钟周期本质是一个受计数器状态控制的组合逻辑查表。三个任务的共同点在于它们都建立在“计数器 反馈逻辑”这个骨架上区别只在反馈条件怎么定、输出从哪儿取。抓住这一点后面所有的接线都不是死记硬背而是从状态转移表推出来的。模 7 需要 7 个状态模 5 需要 5 个状态七位序列需要 7 个地址数字不同方法完全一致。有一个容易忽略的边界条件必须先定下来时钟从哪来。实验箱上的晶振一般有分档输出几赫兹到几十千赫兹不等。做计数器验证时用低频档肉眼能看 LED 一位一位跳做分频和示波器观测时换到较高档否则波形刷新太慢示波器上根本抓不住稳定图形。这个选择在动手之前就要确定不要等接完线才发现时钟太快LED 亮成一片看不出哪个状态。2.2 器件与工具选型CB4CLE、八选一选择器与 ISE 14.7 的配合CB4CLE 在实验箱的宏器件库里是一个 4 位二进制计数器常见端口有时钟 CLK、使能 CE、清零 CLR、同步置数 LOAD、4 位数据输入 D3~D0、4 位输出 Q3~Q0以及进位或借位输出。不同版本的库元件命名可能差一两个字接之前双击元件看一眼引脚名比凭记忆接线可靠得多。选它而不是自己用触发器搭理由很实际实验课时有限触发器搭四位计数器要连一堆线一个接触不良就够查半节课而宏器件的内部逻辑已经验证过能把精力放在反馈逻辑的设计上。数据选择器选八选一因为它正好有 3 根地址线能覆盖模 7 计数器的 7 个状态多出来的那一路接地或者接固定电平即可。用译码器加门电路也能实现同样的序列但门电路一多接线错误率直线上升八选一相当于把一张真值表直接固化进芯片改序列只需要改数据端的接法不动地址侧这在需要反复试错的实验里很省时间。软件侧用 ISE 14.7流程是新建工程、选器件型号、原理图输入、综合、实现、生成下载文件中间穿插 ISim 仿真。这套流程老旧但稳定实验箱配套的器件库也只在这个版本下能直接调用。有一点要提前说明原理图输入和 HDL 输入在工程里可以共存把宏器件当黑盒例化外面套一层自己写的顶层既能用现成器件又能用代码描述反馈逻辑比纯拖线更清楚。2.3 从状态转移表到反馈函数一条能复用的设计主线所有任意模值计数器的设计走的都是同一条路先列状态转移表再从表里找出“该回绕的那一个状态”把这个状态译码成反馈信号送回清零端或置数端。模 7 就是把 7 个状态写出来看第 8 个该出现什么模 5 同理。这一步纸面上五分钟但它决定了后面所有接线的对错。列完表之后是写反馈函数。以置零法为例如果器件是同步置数那么状态 6110会稳定存在一个完整时钟周期第 7 个时钟沿到来时才装入 0反馈条件就是 Q2·Q1如果器件是异步清零状态 6 一出现就立刻被抹掉它只存在纳秒级实际稳定状态只剩 6 个模值就变成 6 了这时必须改成检出 7111反馈函数是 Q2·Q1·Q0。这一个状态的差别是这类实验里最高频的翻车点后面还会专门讲。反馈函数写出来之后接线就是把与门、非门按式子连起来输出接到 LOAD 或 CLR。整个过程可以总结成一句状态表定边界反馈函数定触发点波形验证定成败。三块电路都按这个套路走不需要另起炉灶。3. 模 7 计数器设计置零法与置最大数法的两套实现3.1 置零法全零置数端与 Q2·Q1 反馈置数置零法的核心动作是“数到某个值就回到零”。数据输入端 D3D2D1D0 全部接地等于预设了一个“回家”的目标——0。计数器从 0000 开始往上数数到 0110 时反馈逻辑产生一个置数信号送到 LOAD 端下一个时钟沿把 0000 重新装进去于是状态在 0~6 之间循环正好 7 个。状态转移关系如下表置零法的 7 个稳定状态全部落在低三位最高位 Q3 恒为 0这也是为什么反馈函数只需要看 Q2 和 Q1。时钟沿置零法 Q3Q2Q1Q0置最大数法 Q3Q2Q1Q00000011111000111102001011013001111004010010115010110106011010017回绕00001111反馈函数写作 L Q2·Q1低电平有效时取反接到器件的置数端。这里要注意极性问题多数宏器件的 LOAD 是低有效也就是说“该装数了”的时候要给它一个 0所以真正接上去的可能是 L̄ ¬(Q2·Q1)。很多人仿真波形一直不对就是极性接反置数信号常年有效计数器卡在 0 不动。用 Verilog 描述同一套逻辑可以更直观地看到它在做什么。这段代码不是要替代原理图而是作为对照帮助确认自己连的线与设计意图是否一致。// 模7计数器置零法同步置数计到6后下一拍回0 module cnt_mod7_load0 ( input wire clk, input wire rst_n, output reg [3:0] q ); // 反馈条件计到 0110 时拉高 load_en wire load_en (q 4b0110); always (posedge clk or negedge rst_n) begin if (!rst_n) q 4b0000; // 复位直接归零 else if (load_en) q 4b0000; // 等价于把全0置数端装入 else q q 4b0001; end endmodule代码里的load_en对应硬件上的反馈与项q 4b0000对应 D3~D0 全接地的置数动作。把它和原理图对照着看就能明白为什么数据端全接 0——因为回绕的目标就是 0置数端接什么回绕后就回到什么。3.2 置最大数法预置 1111 与 1001 检出置最大数法走的是另一条路不从 0 往上数而是从最大值往下数。数据端 D3D2D1D0 全部接高电平预置数为 1111计数器做减法状态依次是 15、14、13、12、11、10、9共 7 个数到 1001 时反馈逻辑动作下一个时钟沿重新装入 1111。反馈检出的是 1001 这个状态写成与项是 Q3·Q2̄·Q1̄·Q0低有效时取反后送 LOAD。布线时这条链路上有三个输入参与与运算比置零法的两项多一级走线也更容易出错接完一定要用单步时钟或者低速时钟一格一格点过去确认只有 1001 那一拍置数信号才动作。// 模7计数器置最大数法预置1111减法计数到1001后回绕 module cnt_mod7_loadmax ( input wire clk, input wire rst_n, output reg [3:0] q ); // 检出 1001只有这一拍触发重新置数 wire load_en (q 4b1001); always (posedge clk or negedge rst_n) begin if (!rst_n) q 4b1111; // 初始装入最大数 else if (load_en) q 4b1111; // 回到最大数重新开始递减 else q q - 4b0001; // 减法计数 end endmodule如果手上的宏器件只支持加法计数、没有减法模式这套方案也能迁移把预置数改成 1001让它从 9 加到 15同样 7 个状态反馈条件改成检出 1111。模值不变只是计数方向和回绕点换了位置状态表重画一遍即可。3.3 两种方法的对照与选用状态数、译码成本与扩展性两套方法都能得到模 7差别在成本和适用面。置零法只用两个输入做与运算逻辑最简单占用资源最少缺点是所有状态都挤在 0000~0110 这一段高位恒为 0一旦需要从输出直接译码出某个中间状态可用的码字空间被压缩了。置最大数法的反馈项有四个输入逻辑深一级但它把 7 个状态铺在 1001~1111 这段码字分布更分散后续如果要在这个计数器基础上再挂译码电路可选的编码更宽松。从扩展性看置零法改模值最方便想改成模 6只把检出条件从 0110 改成 0101一根线的事。置最大数法改模值要同时动预置数和检出点牵一发动全身。所以在实验报告里我一般建议以置零法为主方案讲清原理置最大数法作为对照方案证明自己理解了两条路径的区别答辩时被问到“为什么不用另一种”能说出上面这段取舍分数就稳了。还有一个细节值得单独提两套电路的初始状态不一样。置零法复位后是 0000置最大数法复位后是 1111这意味着两者的第一个循环可能不完整——如果仿真从任意时刻开始置最大数法的第一个周期只跑了半截。仿真激励里要留够时间或者显式给一个复位脉冲把初值钉死否则波形图上第一段永远对不上手绘的那张。4. 分频与序列信号生成模 5 分频电路与数据选择器的协同4.1 N5 整数分频把周期拉长五倍的实现路径分频比 N5 的意思是输出周期等于输入时钟周期的 5 倍也就是频率变成五分之一。实现方式很直接做一个模 5 计数器让它每来 5 个时钟回到起点然后从计数器的状态里取一位当输出。模 5 的状态是 0、1、2、3、4数到 4100时触发置数反馈函数只取 Q2 一项L Q2。这比模 7 还简单因为 4 的二进制是 100最高位为 1、低两位为 0一个与项就够了。数据端同样全接 0回到 0000 重新开始。// 模5分频每5个时钟输出一个周期 module div5 ( input wire clk, input wire rst_n, output wire clk_out, output reg [2:0] q ); wire load_en (q 3d4); // 检出 100 always (posedge clk or negedge rst_n) begin if (!rst_n) q 3d0; else if (load_en) q 3d0; // 回到 0开始下一轮 else q q 3d1; end assign clk_out q[2]; // 取最高位占空比 1/5 endmodule这里有个必须说清楚的点取 Q2 做输出周期确实变成了 5 倍但高电平只在一个时钟周期内有效占空比是 1/5不是 50%。如果实验只考察分频比看周期就够了如果评分标准里写了“输出应为方波”那就要把输出改成状态译码让状态 0 和 1 期间输出高、2 到 4 期间输出低占空比变成 2/5或者后面再接一级二分频把占空比拉回 50%代价是总分频比变成 10。这个取舍在动手前就要和评分要求对齐别等测完波形才发现“频率对了但形状不对”。示波器观测时双通道一路接输入时钟、一路接输出用输入去触发输出才能看到稳定的相位关系。单通道自由触发的话两路信号各扫各的屏幕上永远在跑抓不到图。4.2 八选一数据选择器输出“1110010”卡诺图降维的实际含义序列信号发生器要输出的是 7 位循环码“1110010”每一位占一个时钟周期。用模 7 计数器提供地址用八选一数据选择器做查表输出就是序列本身。地址与数据的对应关系如下。计数器状态 000 到 110 依次对应序列的第 1 位到第 7 位第 8 个地址 111 在模 7 里不会出现数据端接 0 即可属于无关项。计数器状态 A2A1A0对应序列位数据端取值000第 1 位 1D0 1001第 2 位 1D1 1010第 3 位 1D2 1011第 4 位 0D3 0100第 5 位 0D4 0101第 6 位 1D5 1110第 7 位 0D6 0111不出现D7 0无关项所谓“画卡诺图后降维”说的是把这个问题从时序层面压到组合层面。原本要在时间轴上记住 7 个连续的输出值画成以 A2A1A0 为变量的卡诺图之后7 个时刻被压缩成 3 变量空间里的 7 个格点每个格点填 0 或 1化简之后直接得到数据端的接法。降维降的是变量的维度不是信息的维度——7 位信息一位没少只是换了一种更省器件的表达方式。如果不用数据选择器也可以从卡诺图化简出一个与或表达式用门电路搭。以这组序列为例化简后大约是三到四个与项相或门数不算多但接线点密集实验箱上很容易碰掉一根线。八选一的优势就在这里把组合逻辑固化进芯片内部外部只剩地址线和数据线的连接出错面小改序列也只需要拨数据端的电平。4.3 卡诺图降维落地地址权重、接线检查与 UCF 约束从卡诺图到实际接线中间还差一步确认地址权重。数据选择器的 A2A1A0 必须和计数器的 Q2Q1Q0 一一对应A2 接 Q2、A1 接 Q1、A0 接 Q0顺序错了序列就整个乱掉。很多人接完发现输出是“1101001”之类看似有规律但不对的码八成是把 A0 和 A2 接反了——地址位反转相当于把真值表左右镜像输出当然不对。验证顺序建议这样先把计数器单独跑起来用三个 LED 看它是不是 000 到 110 循环确认无误后再把地址线接到选择器数据端先全部接同一个电平看输出是不是恒定最后按表逐位接数据端。分三步走比一次性接完再排查要快得多因为每一步只有一个变量。硬件引脚约束在 UCF 文件里写格式如下。引脚编号必须对照实验箱的引脚分配表填写下面只是格式示范直接照抄编号大概率点不亮。# 时钟输入按实验箱晶振分配表填写实际引脚 NET clk LOC P38 | IOSTANDARD LVCMOS33; # 复位按键低有效 NET rst_n LOC P40 | IOSTANDARD LVCMOS33; # 计数器输出送 LED便于肉眼数状态 NET q0 LOC P45 | IOSTANDARD LVCMOS33; NET q1 LOC P46 | IOSTANDARD LVCMOS33; NET q2 LOC P47 | IOSTANDARD LVCMOS33; # 序列输出接示波器探头 NET seq_out LOC P52 | IOSTANDARD LVCMOS33; # 时钟周期约束接高频档时按实际频率修改 NET clk TNM_NET clk; TIMESPEC TS_clk PERIOD clk 20 ns HIGH 50%;周期约束这一行在纯原理图实验里经常被忽略但只要工程里有时序逻辑综合工具就需要知道时钟频率才能正确布局布线。20ns 对应 50MHz如果实验箱给的是 1kHz 低速时钟这个约束是过约束虽然不影响功能但会拖长实现时间按实际频率改一下更干净。UCF 文件要确认已经加入工程并且出现在 Translate 阶段的输入列表里否则约束等于没写引脚全按默认分配下载后板子毫无反应。5. 避坑与排查仿真和实测阶段最容易翻车的五处5.1 仿真阶段状态多一个、清零不动作、波形读错现象一波形上计数器有 8 个状态比设计的模 7 多一个。原因基本可以锁定在清零方式的判断上把同步置数当成异步清零来设计或者反过来。同步置数时状态 6 会完整存在一个时钟周期第 7 个沿才回 0异步清零时状态 6 只闪现一下稳定状态只有 6 个。解决办法是翻器件手册确认 CLR 和 LOAD 是同步还是异步同步就检出 110异步就检出 111改一根反馈线重跑仿真。现象二输出一直停在 0000波形是条直线。多半是置数或清零信号极性接反常年有效。低有效的 LOAD 端被常高或常低拉住计数器每个时钟都在装同一个数。排查时把反馈信号单独引到一个 LED 或者仿真波形里单独看一根线确认它只在该动作的那一拍变化其他时候保持无效电平。现象三仿真波形看着对手绘波形对不上。这是读图问题不是电路问题。仿真图上时钟沿和状态变化的对齐关系很紧密手绘时容易把“第 n 个沿之后的状态”画成“第 n 个沿之前”。稳妥的画法是在图上先标出时钟沿的序号再一格一格填状态填完回头数一遍总数是不是 7 个。5.2 下载与实测阶段引脚、探头与接触不良现象四下载成功但板子没反应LED 全灭。先看 UCF 有没有真正生效。综合报告和实现报告里都有引脚分配列表翻一眼就能确认如果列表里是空的说明约束文件没加进工程或者路径写错。另一个常见原因是引脚号抄错把时钟接到了按键的引脚上时钟源根本没有信号进来。解决办法是对着实验箱的引脚分配表逐条核对别凭记忆。现象五示波器上波形抖动、偶尔丢一个周期。面包板或者实验箱的排线接触不良是头号嫌疑尤其是数据选择器那一片密集接线稍微碰一下地址线就接触不上。先用万用表通断档把关键几根线量一遍再换一根短一点的杜邦线。如果换了线还是抖看是不是探头地线夹得太长地环路引入的噪声在低频时钟下也会让边沿变得毛糙把地线夹短、夹在离信号最近的接地点上波形会干净很多。这五条里第一条和第二条占了这类实验故障的绝大多数。我的习惯是每接完一个模块先不通电用万用表把反馈路径量一遍确认逻辑门的输入输出没有短路、没有悬空再上电看波形。悬空的 TTL 输入会被当成高电平这个“玄学”现象坑过太多人凡是不用的输入端一律接固定电平不留空。6. 验收与答辩用三套波形自证电路是对的验收环节真正被看的不是电路接得多漂亮而是你能不能拿出证据链证明“我设计的”和“我测到的”是同一件事。我的做法是准备一张自查表每一项都对应一份可出示的材料答辩时按表走不慌。检查项判据对应证据模 7 状态数稳定状态恰好 7 个循环无跳变仿真波形 手绘状态图置零法回绕点0110 之后回到 0000仿真波形局部放大置最大数法回绕点1001 之后回到 1111仿真波形局部放大模 5 分频比输出周期 输入周期 × 5示波器双通道截图分频占空比与设计声明一致1/5 或 2/5示波器光标测量序列正确性循环输出 1110010位序不错仿真波形 实测截图引脚约束实现报告中的引脚列表与分配表一致实现报告截图答辩时被问到设计思路不用从头讲一遍原理直接给三段话这段电路的模值是多少、反馈条件为什么取这一项、波形上哪一处能证明它确实按这个模值在跑。三句话对应三个证据评委顺着看下去就明白了。被问到“如果改成模 9 怎么改”答案是改检出条件、重画状态表方法不变——这个问题考的是你有没有抓住主线而不是背没背下来。有个细节值得提醒手绘波形最好在仿真之前画画完再拿仿真去对对不上就说明理解有偏差这个偏差比波形本身更有价值。我带的几届学生里凡是先画后仿的答辩时对时序关系的描述都明显更清楚反过来先仿后抄的一问到“第几个时钟沿发生变化”就开始含糊。从那以后我每次做这类时序电路都强制走一遍“先列状态表、再画手绘波形、最后跑仿真对照”的流程哪怕时间再紧也不跳步。跳过一次后面排查故障花的时间一定更多。希望这套流程帮到你。本文还有配套的精品资源点击获取
 详：)
