![verilog HDLBits刷题[Bulid a circuit from a simulation waveform]“Sim/circuit2”---Combinational circuit2](http://pic.xiahunao.cn/yaotu/verilog HDLBits刷题[Bulid a circuit from a simulation waveform]“Sim/circuit2”---Combinational circuit2)
1、题目2、分析作出卡诺图发现q的表达式挺复杂然后考虑观察输入和输出是否具有某种关系发现当q为1时对应的四个输入为1的个数是偶数个则输出为输入的同或。3、代码module top_module ( input a, input b, input c, input d, output q );// assign q ~(a^b^c^d); // Fix me endmodule4、结果 来自尧图内容编辑团队
内容团队 本文由尧图网络内容编辑团队执笔。团队由资深项目经理、前端工程师与设计师组成，所有内容均来自亲手交付的真实项目，先讲清问题、再给出可落地的解法。尧图深耕北京网站建设十年，服务过京华建材集团、智造科技等各行业客户，把一线经验沉淀为可复用的行业观察。
相关资讯与近期热门内容
建站决策前值得细读的三篇
