影子寄存器“瞒天过海”改ARR立刻生效No等周期结束再说很多工程师在PWM运行中直接修改ARR寄存器发现电机转速忽快忽慢、有时甚至出现“缺齿”抖动却找不到原因。书稿6.4节用一个精妙的“缓冲”概念点破本质ARR寄存器有一个“影子兄弟”——你写入的ARR值先进入预装载寄存器影子真正生效的时机由ARPE位决定ARPE0时立即生效粗暴切换ARPE1时等到当前计数周期结束再生效平滑过渡。这好比换班时新员工新ARR必须先等老员工当前周期干完手里的活才能接替否则工作流程瞬间混乱。1. 没有影子寄存器时的“断腿脉冲”书稿用图6-5和图6-6展示两种效果但未给出量化分析。我的补充假设定时器向上计数ARR1000当前CNT800此时修改ARR500且ARPE0——CNT立即“超标”800500计数器硬件会立即溢出触发更新事件产生一个宽度仅为正常值20%的“畸形脉冲”。若这个PWM控制着无刷电机的换相时刻这个畸形脉冲会直接导致电机“顿挫”甚至“堵转”书稿6.10节的电机驱动案例。而ARPE1时CNT继续跑到1000才溢出下一个周期从500开始——过渡平滑如丝。2. PSC预分频器的“影子双胞胎”书稿6.4节只讲了ARR的影子寄存器但未提及PSC预分频器同样有影子机制——且PSC的影子寄存器是强制缓冲的无ARPE控制位。写入PSC的新值永远在当前计数周期结束后生效这是为了防止计数时钟突变导致CNT计数值错乱。我的补充时序若PSC从99改为199将计数时钟减半而CNT当前值为50对应于原时钟下的50个计数。若PSC立即生效CNT值在新时钟下“变短”了一半溢出时间错位——硬件为避免此混乱强制PSC影子缓冲。3. UG位软件触发的“紧急换人”书稿6.5节提到EGR寄存器的UG位更新产生可以“强制产生更新事件”但未展开其与影子寄存器的互动。我的补充UG位具有“特权”——它无视ARPE的设置立即将影子寄存器的值加载到活动寄存器中并清零CNT。这用于需要“即停即改”的场合例如cTIM3-ARR 200; // 写入新周期进入影子寄存器TIM3-EGR | TIM_EGR_UG; // 软件触发更新——无视ARPE立即加载新ARR并清零CNT但注意UG位会同时产生更新中断若UIE使能可能触发不必要的ISR需在代码中处理。4. OPM模式下的“最后一周期”陷阱我的补充书稿6.5节提到OPM单脉冲模式但若ARPE1且OPM1修改ARR发生在最后一个周期——新ARR值永远不会生效因为当前周期结束后计数器CEN位被硬件自动清零影子寄存器中的新ARR被“遗忘”。这种场景下如书稿6.5节“上电2秒后输出单脉冲”若想动态调整脉冲宽度必须先写ARR新值到影子寄存器。再置位UG强制加载。最后重设CEN启动新周期。5. 实战速查表6. 冷知识ARR0的“极限脉冲”若ARR设为0且ARPE1写入0后需等待当前周期结束CNTARR溢出才会生效——但ARR0意味着计数器每计一个时钟周期就溢出形成最高频率脉冲等于计数时钟频率。书稿6.4节计算72MHz时钟下ARR0时脉冲频率72MHz但GPIO翻转速度上限50M模式会将其“削顶”至约30MHz——这是信号完整性的极限挑战。结语影子寄存器是ARM32定时器的“隐形守护者”——它让你在修改周期参数时不会“拆东墙补西墙”。ARPE1是绝大多数工程场景的安全选择ARPE0则适合需要“说改就改”的极速响应场合。掌握影子机制你的PWM才能实现“无缝换挡”而不是“硬闯红灯”。
