283SROM 控制器0x100_0000 16MbSROM 是高速存储器Cache 技术就是通过在 DROM 和 CPU 之间插入一小块 SROM 来减小 CPU 和存储之间的速度差异的。EXYNOS 4412 包含了 SROM 控制器特性如下外部 8/16位 NOR Flash / PROM / SRAM memory. 4 组内存每块内存最多16 MB。首先我们要初始化 exynos4412 的 SROM 控制器设置总线宽度和相关时序。针对 SROM 控制器的每一个 bank 只有 2 个寄存器 SROM_BW 和 SROM_BC。SROM_BW [ 7 : 4 ] 0x3:上面分析过DM9000A 的 16 根数据线全部接在 exynos 4412的数据线上所以 DataWidth1 设置为 1;DM9000A 的地址是按字节存取的所以 AddrMode1 设置为 1;通过查看原理图没有使用 Xm0WAITn 和 Xm0BEn 引脚, 所以 WaitEnable1 和 ByteEnable1 均设置为 0。284SROM_BC 设置与 9000a 等外设交互的时序完整如下注释版对片选 设备里的哪个地址进行读写所谓时序就是对这句话的细化延时量化285soc 的读时序就是 9000A 的写时序soc 写故设置参考值为不懂也没关系厂家会给参考值#defineDM9000_Tacs(0x1)// address set-up#defineDM9000_Tcos(0x1)// chip selection set-up#defineDM9000_Tacc(0x5)// access cycle#defineDM9000_Tcoh(0x1)// chip selection hold#defineDM9000_Tcah(0xC)// address holding time#defineDM9000_Tacp(0x9)// page mode access cycle#defineDM9000_PMC(0x1)// normal(1data)page mode configuration286SMC 并不是高速缓存 cache画一张框图直观区分CPU、Cache、SMC、DMC、外部 NOR/DDR/DM9000 的连接关系287谢谢
